• 한국표면공학회지
• /
• 제29권6호
• /
• pp.809-815
• /
• 1996

$Y_2O_3$-based metal-insulator-semiconductor (MIS) structure on p-Si(100) has been studied. Films were prepared by UHV reactive ionized cluster beam deposition (r-ICBD) system. The base pressure of the system was about $1 \times 10^{-9}$ -9/ Torr and the process pressure $2 \times 10^{-5}$ Torr in oxygen ambience. Glancing X-ray diffraction(GXRD) and in-situ reflection high energy electron diffracton(RHEED) analyses were performed to investigate the crystallinity of the films. The results show phase change from amorphous state to crystalline one with increasingqr acceleration voltage and substrate temperature. It is also found that the phase transformation from $Y_2O_3$(111)//Si(100) to $Y_2O_3$(110)//Si(100) in growing directions takes place between $500^{\circ}C$ and $700^{\circ}C$. Especially as acceleration voltage is increased, preferentially oriented crystallinity was increased. Finally under the condition of above substrate temperature $700^{\circ}C$ and acceleration voltage 5kV, the $Y_2O_3$films are found to be grown epitaxially in direction of $Y_2O_3$(1l0)//Si(100) by observation of transmission electron microscope(TEM). Capacitance-voltage and current-voltage measurements were conducted to characterize Al/$Y_2O_3$/Si MIS structure with varying acceleration voltage and substrate temperature. Deposited $Y_2O_3$ films of thickness of nearly 300$\AA$ show that the breakdown field increases to 7~8MV /cm at the same conditon of epitaxial growing. These results also coincide with XPS spectra which indicate better stoichiometric characteristic in the condition of better crystalline one. After oxidation the breakdown field increases to 13MV /cm because the MIS structure contains interface silicon oxide of about 30$\AA$. In this case the dielectric constant of only $Y_2O_3$ layer is found to be $\in$15.6. These results have demonstrated the potential of using yttrium oxide for future VLSI/ULSI gate insulator applications.

• 한국정보통신학회논문지
• /
• 제18권7호
• /
• pp.1777-1783
• /
• 2014

본 연구에서는 전자장비 내방사화 기술의 새로운 효율적 접근방법인 전원제어형 방호장치에서 핵심 기능을 수행하는 고속 반도체 센서를 개발하고 그 특성을 분석하였다. 먼저, 펄스방사선에 의한 다이오드 내부에서의 생성 전하를 계산한 후 TCAD로 모델링하여 $42{\mu}m$ 진성층의 실리콘 에피텍시 웨이퍼 기반의 고속 신호탐지용 PIN 다이오드 센서를 다양한 구조로 설계하였다. PAL의 Test LINAC의 전자빔 변환 감마방사선 4.88E8 rad(Si)/sec에 대한 실측시험에서 소자의 면적에 비례하는 광감도와 응답속도 증가 결과를 얻었으며 포화특성과 소자의 균일성을 기준으로 2mm직경의 센서를 최적으로 판단되었다. 선정 센서를 대상으로 한 펄스감마선 고출력 범위(2.47E8 rad(Si)/sec~6.21E8 rad(Si)/sec)로 선량률 가변시험에서는 개발한 소자가 시험장치의 고 선량률 영역에서 전원제어 신호처리에 충분한 60mA 이상의 광전류 피크값과 함께 350 ns 이하의 고속 응답특성을 가지는 선형적 센서임을 확인하였다.

• 전기의세계
• /
• 제28권4호
• /
• pp.53-63
• /
• 1979

Interface recombination velocity in $Al_{x}$G $a_{1-x}$ As-GaAs and $Al_{0.85}$, G $a_{0.15}$ As-GaA $s_{1-y}$S $b_{y}$ heterojunction systems is studied as a function of lattice mismatch. The results are applied to the design of highly efficient III-V heterojunction solar cells. A horizontal liquid-phase epitaxial growth system was used to prepare p-p-p and p-p-n $Al_{x}$G $a_{1-x}$ As-GaA $s_{1-y}$S $b_{y}$-A $l_{x}$G $a_{1-x}$ As double heterojunction test samples with specified values of x and y. Samples were grown at each composition, with different GaAs and GaAs Sb layer thicknesses. A method was developed to obtain the lattice mismatch and lattice constants in mixed single crystals grown on (100) and (111)B oriented GaAs substrates. In the AlGaAs system, elastic lattice deformation with effective Poisson ratios .mu.$_{eff}$ (100=0.312 and .mu.$_{eff}$ (111B) =0.190 was observed. The lattice constant $a_{0}$ (A $l_{x}$G $a_{1-x}$ As)=5.6532+0.0084x.angs. was obtained at 300K which is in good Agreement with Vegard's law. In the GaAsSb system, although elastic lattice deformation was observed in (111) B-oriented crystals, misfit dislocations reduced the Poisson ratio to zero in (100)-oriented samples. When $a_{0}$ (GaSb)=6.0959 .angs. was assumed at 300K, both (100) and (111)B oriented GaAsSb layers deviated only slightly from Vegard's law. Both (100) and (111)B zero-mismatch $Al_{0.85}$ G $a_{0.15}$As-GaA $s_{1-y}$S $b_{y}$ layers were grown from melts with a weight ratio of $W_{sb}$ / $W_{Ga}$ =0.13 and a growth temperature of 840 to 820 .deg.C. The corresponding Sb compositions were y=0.015 and 0.024 on (100) and (111)B orientations, respectively. This occurs because of a fortuitous in the Sb distribution coefficient with orientation. Interface recombination velocity was estimated from the dependence of the effective minority carrier lifetime on double-heterojunction spacing, using either optical phase-shift or electroluminescence timedecay techniques. The recombination velocity at a (100) interface was reduced from (2 to 3)*10$^{4}$ for y=0 to (6 to 7)*10$^{3}$ cm/sec for lattice-matched $Al_{0.85}$G $a_{0.15}$As-GaA $s_{0.985}$S $b_{0.015}$ Although this reduction is slightly less than that expected from the exponential relationship between interface recombination velocity and lattice mismatch as found in the AlGaAs-GaAs system, solar cells constructed from such a combination of materials should have an excellent spectral response to photons with energies over the full range from 1.4 to 2.6 eV. Similar measurements on a (111) B oriented lattice-matched heterojunction produced some-what larger interface recombination velocities.ities.ities.s.

• 한국진공학회지
• /
• 제14권4호
• /
• pp.207-214
• /
• 2005

본 연구에서는 스위치, 위상변위기, 감쇄기등 전파제어회로를 설계 및 제작할 수 있는 pHEMT스위치 소자에 적합한 에피구조를 설계하였다. 고성능의 스위치 소자를 위한 pHEMT 채널층 구조는 이중 면도핑층을 가지며 사용 중 게이트 전극의 전계강도가 약한 깊은 쪽 채널층의 Si 면농도가 상층부보다 약 1/4정도 낮을 경우 격리도등 우수한 특성을 보였다. 설계된 에피구조와 ETRI의 $0.5\mu$m pHEMT MMIC 공정을 이용하여 2.4GHz 및 5GHz 대역 표준 무선랜 단말기에 활용 가능한 SPDT Tx/Rx MMIC 스위치를 설계 및 제작하였다. 제작된 SPDT형 스위치는 주파수 6.0 GHz, 동작전압 0/-3V에서 삽입손실 0.849 dB, 격리도 32.638 dB, 그리고 반사손실 11.006 dB의 특성을 보였으며, 전력전송능력인 $P\_{1dB}$는 약 25dBm, 그리고 선형성의 척도인 IIP3는 42 dBm 이상으로 평가되었다. 이와 같은 칩의 성능은 본 연구에서 개발된 SPDT 단일고주파집적회로 스위치가 2.4GHz뿐만 아니라 SGHB 대역 무선랜 단말기에 활용이 충분히 가능함을 말해준다.

• 한국재료학회지
• /
• 제4권5호
• /
• pp.600-607
• /
• 1994

LPE방법을 이용하여 InP기판 상에 GaAs이종접합 박막을 최초로 성장하였으며 제반 성장조건들이 박막특성에 미치는 영향을 NDIC광학현미경, SEM, TEM 및 DCXRD 등을 이용하여 조사하였다. 적정 LPE성장온도는 $720^{\circ}C$(냉각속도 $0.5^{\circ}C$/min.)이었으며 성장된 GaAs 박막의 표면형상은 융액 균질화 처리 시 기판을 InP cover웨이퍼로 보호한 경우가 In/InP 융액으로 보호한 경우에 비해 현저히 개선되었다. 박막 성장 시 Ga성장융액 내에 0.005wt% 정도의 Se을 첨가함으로서 기판의 열융해(meltback)현상이 억제되었고 박막의 표면 거칠기도 현저히 개선되었다. 미세 격자가 식각된 InP기판 상에 성장된 GaAs 박막의 DCXRD측정결과 미세 격자 패턴이 없는 기판 위에 성장된 시료보다 결정성이 더욱 향상되었으며 이는 TEM 관찰결과 GaAs/InP계면에서 생성된 전위들 중 일부가 상호반응에 의하여 미세격자 영역 내에 국한되기 때문으로 판단되었다.