• 전기전자학회논문지
• /
• 제17권4호
• /
• pp.570-578
• /
• 2013

본 논문에서는 곱셈기를 재사용하는 $8{\times}8$ HEVC 코어 역변환기 아키텍쳐를 제안한다. HEVC 코어 변환에서는 하위 크기 블록 전체와 상위 크기 블록의 짝수 부분이 동일하기 때문에 $8{\times}8$ 코어 변환기 하나로 $8{\times}8$ 및 $4{\times}4$ 코어 변환을 모두 수행할 수 있다. 그러나 $8{\times}8$ 코어 변환이 8 화소를 동시에 처리하는데 반하여 $4{\times}4$ 코어 변환은 4 화소만 동시에 처리하기 때문에 하나의 $8{\times}8$ 코어 변환기로 $4{\times}4$ 및 $8{\times}8$ 코어 변환을 모두 처리하게 되면 $4{\times}4$ 코어 변환에서 프레임을 처리하는데 필요한 시간이 $8{\times}8$ 코어 변환의 2배가 된다. 본 논문에서는 이러한 문제점을 해결하기 위해서 곱셈기를 재사용하여 $8{\times}8$ 코어 역변환기 하나를 두 개의 $4{\times}4$ 코어 역변환기로도 동작시킬 수 있는 새로운 코어 역변환기 아키텍쳐를 제안한다. 제안하는 $8{\times}8$ 코어 역변환기는 프레임 처리 시간이 $8{\times}8$ 코어 역변환과 $4{\times}4$ 코어 역변환에서 모두 동일하며, 기존에 제안된 아키텍쳐에 비해 게이트 수를 12% 줄일 수 있다.

• 공학교육연구
• /
• 제10권3호
• /
• pp.79-92
• /
• 2007

본 연구에서는 학습과정에 우수성, 유효성, 그리고 경제적인 효율성을 향상시키기 위해 웹기반 가상실험실과 웹기반 원격실험실을 적절하게 통합한 하이브리드 공학실험시스템을 개발하였다. 먼저 클라이언트/서버 분산환경을 설계하여 디지털 시스템과 전기전자회로 실험에 대한 웹기반 가상실험시스템을 개발하였다. 제안된 가상실험시스템은 개념학습세션, 가상실험세션, 평가세션등의 3개의 주요한 세션과 이들 주요세션을 유기적으로 통합하여 학습효율의 극대화를 달성하기 위한 관리시스템으로 구성되어 있다. 다음으로 본 연구에서는 가상실험세션 동안에 발생할 수 있는 현실감의 부족을 해결하기 위해 전기/전자회로를 실험할 수 있는 웹기반 원격 실험실을 구현하였다. 더욱이 간결하고 사용자가 친근하게 접근할 수 있는 설계기법을 사용하였기 때문에 많은 사용자들이 쉽게 원격실험실에 접속할 수 있으며, 고가의 실험장비가 실제 실험실에 구비되어 있지 않더라도 자기주도의 심화학습이 가능하다. 제안된 가상/원격실험시스템은 독립적으로 사용될 수도 있으나 학습효율을 향상시키기 위해서 웹상에서 두 개의 시스템을 통합하여 하이브리드 공학실험시스템을 개발하였다. 제안된 하이브리드 공학실험시스템은 학습자들에게 상호작용적인 학습환경을 제공하여 공학실험교육을 효율적으로 관리하는 새로운 접근방식이다.

• 대한전자공학회논문지SD
• /
• 제44권4호
• /
• pp.24-31
• /
• 2007

현재까지 다수의 버스 프로토콜과 구조가 발표되었지만, 대부분 공유 버스 구조를 가져 시스템 성능 저하의 원인이 되었다. 기존의 공유버스가 갖는 문제점들을 해결하기 위해 고성능의 버스 프로토콜인 SNP (SoC Network Protocol)와 버스 구조인 SNA (SoC Network Architecture)가 제안되었는데, 이를 수정/개선한 버스 구조를 제안하고자 한다. 개선된 SNA는 다중 마스터의 다중 버스 요청에 대해 다중 라우팅을 지원함으로써 성능을 향상시켰으며, 내부 라우팅 로직의 최적화로 면적을 감소시켰다. 또한 성능감소 없이 AMBA AHB 프로토콜과 완벽히 호환 가능한 XSNP(Extended SNP)를 인터페이스 프로토콜로 사용한다. 현재 라우팅 로직을 최적화하여 개선된 SNA의 하드웨어 복잡도가 크게 증가하지 않았고, 기존 SNP를 사용하는 IP는 호환성 문제나 성능 감소 없이 개선된 SNA를 통해 통신할 수 있다. 더불어, SNA는 AMBA AHB와 인터커넥트 버스 매트릭스를 대체할 수 있으며, 다중 채널을 동시에 보장하고 다양한 토플로지를 지원가능 하도록 설계되어 사용하는 IP 수에 따라 설계자에 의해 다양한 토플로지를 선택할 수 있다. 한편, SNA는 적은 수의 인터페이스 와이어를 가지기 때문에 오프 칩 버스로도 사용될 수 있다. 제안된 버스 구조는 시뮬레이션과 어플리케이션 동작을 통해 검증이 완료되었다.

• 한국산학기술학회논문지
• /
• 제18권10호
• /
• pp.131-135
• /
• 2017

본 논문에서는 라즈베리 파이를 적용하여 시각 장애인들을 위한 휴대용 카드 리더기를 개발하였다. 국내에서는 장애인들을 위한 생활보조기구 개발이 미비한 상태이다. 세계적으로도 장애인들을 위한 생활보조기구가 미약했으나 최근에 IT, 스마트폰, 사물 인터넷, 3D 프린터 등의 개발로 점점 장애인들을 위한 생활 보조 기구들이 개발되고 있다. 시각장애인들을 만나서 설문한 결과 현재 개발된 스마트폰 앱을 이용한 카드인식기능은 스마트 폰의 화면을 시각장애인들의 손으로 인지할 수 없고 작동하기도 불편하다고 입을 모았다. 근래에 시각 장애인들이 카드인식을 가능 하도록 하는 기기들이 외국에서 연구되고 있고 시제품으로 나오고 있는 실정이다. 그러나 현재 상용되는 휴대용 카드 리더기들은 가격이 높고 편리성이 떨어진다. 또한 시각장애인들은 취약 저소득층이 대부분이어서 값 비싼 기기들을 구입하여 사용하기가 힘들다. 본 연구에서는 시각장애인들이 저렴한 가격으로 사용하기 편리하도록 사물인터넷에 적용 가능한 오픈소스 하드웨어인 라즈베리 파이를 이용하여 자기스트립 리더(Magnetic strip reader)와 IC칩 리더(IC chip reader)로 카드를 인식하고 음성과 진동을 통해 알려주는 카드리더기를 개발하였다.

• Investigative Magnetic Resonance Imaging
• /
• 제11권1호
• /
• pp.10-19
• /
• 2007

기존 MRI, 즉 T1 강조-, T2 강조-, 확산-, 관류-, 기능적-, 등의 영상법은 조직의 물리적 파라미터 그리고 기능적 특성을 알려주는 역할을 한다. 본 종설에서는 최근 관심이 높아지고 있는 영상기법의 하나로 MRE (Magnetic Resonance Elastography, 자기공명탄성법)를 소개하고자 한다. MRE는 기존의 물리적, 기능적 측정을 벗어나 조직의 기계적 특성에 관한 정보를 제공해준다는 면에서 MRI를 이용한 새로운 modality로서의 가능성을 시사해 준다. 예로부터 진단의 가장 기초적인 방법중 하나로서 촉진을 이용하여 조직의 경도를 가늠하여 왔다. MRE는 조직의 경도를 MRI를 이용하여 객관적으로 수치화해준다. MRE 임상실험을 성공적으로 수행하기 위해서는 몇 가지 하드웨어와 소프트웨어(트랜스듀서, 펄스대열, 영상처리 알고리즘)가 구비되어야 한다. 트랜스듀서는 인체에 진동을 전달해주는 부분으로서 MRE 응용을 가능하게 하는 핵심적인 역할을 한다. 따라서 MRI 시스템의 자기장과 인체의 골격, 피부와 트랜스듀서 접촉면의 압력, 마찰을 고려하여 제작하여야 한다. 트랜스듀서를 통해서 인체 내부에 진동이 전달되고 있으면 최적의 영상을 얻기 위하여 고려되어야 할 사항이 펄스대열을 조정하는 것이다. 마지막으로 여러 가지 물질에 대한 가정(등방성, 균질성, 비압축성)하에서 영상처리 알고리즘은 파동방정식(Helmholtz equation)으로 표현되며 이로부터 탄성도(Elasticity or Modulus)를 구할 수 있다. 본 종설에서는 이에 대한 리뷰 및 MRE를 이용한 응용분야에 대하여 살펴본다.

• 대한전자공학회논문지TC
• /
• 제47권9호
• /
• pp.1-8
• /
• 2010

DPM (Digital Phase wrapping Modulation) open-loop polar transmitter는 in-phase와 quadrature 신호를 진폭(envelope) 신호와 위상(phase) 신호로 변환한 후 신호의 사상화 과정을 거쳐 광대역 통신 시스템에서의 효율적인 적용이 가능하다. 사상화 과정은 일반적인 통신 시스템에서의 양자화와 유사하며 그 과정에서 발생하는 오차를 고려할 때 좌표계 변환부에 CORDIC (COordinates Rotation DIgital Computer) 알고리듬 대신 테일러 급수 근사 기법의 사용이 가능하다. 본 논문에서는 테일러 급수 근사 기법을 광대역 OFDM (Orthogonal Frequency Division Multiplexing) 시스템용 DPM polar transmitter의 직교 좌표계-극 좌표계(cartesian to polar coordinate) 변환부에 적용하는 방안에 대한 연구를 수행하였다. 기존의 방법은 CORDIC 알고리듬을 채용하고 있다. 이것을 효율적으로 적용하기 위해 모의 실험을 통해 각각의 기법에 대한 평균제곱오차 (MSE : Mean Square Error) 성능을 측정하고, 설계 관점에서 허용된 CORDIC 오차를 기준으로 알고리듬의 최소 반복횟수와 테일러 급수의 최소 근사 차수를 찾는다. 또한 FPGA 전달 지연속도를 비교한 결과에 의하면 CORDIC 알고리듬 대신 낮은 차수의 테일러 급수 근사 기법을 사용해 좌표 변환부의 처리 속도를 향상시킬 수 있음을 확인하였다.

• 한국전자통신학회논문지
• /
• 제15권2호
• /
• pp.319-326
• /
• 2020

PRNG(Pseudorandom number generator)는 안전한 온라인 통신을 위한 암호화 키 생성에 있어서 필수적이다. PRNG에 의해 생성되는 비트 스트림은 대칭키 암호 시스템에서 빅 데이터를 효과적으로 암호화할 수 있도록 고속으로 생성되어야 하며 또한 여러 통계적 테스트를 통과할 수준의 랜덤성을 확보해야 한다. CA(Cellular Automata) 기반의 PRNG는 하드웨어로 구현이 용이하고, LFSR기반의 PRNG보다 렌덤성이 우수하다고 알려져 있다. 본 논문에서는 대칭키 암호시스템에서 효과적인 키 수열을 생성할 수 있는 PMLCA(Programmable Maximum Length CA)기반의 PRNG를 설계한다. 제안하는 PRNG는 비선형 제어 방식을 통해 비트 스트림을 생성한다. 먼저 주기가 긴 선형 수열을 생성하는 단일 여원벡터를 갖는 (m,n)-셀 PMLCA ℙ 기반의 PRNG를 설계하고 주기와 생성다항식을 분석한다. 또한 ℙ와 주기가 같으면서 비선형 수열을 생성하는 두 개의 여원벡터를 갖는 (m,n)-셀 PC-MLCA기반의 PRNG를 설계하고 비선형 수열이 출력되는 위치를 분석한다.

• 대한전자공학회논문지SD
• /
• 제39권11호
• /
• pp.24-32
• /
• 2002

본 논문에서는 포맷 변환기를 사용하여 여러 가지 영상처리 필터링을 구현하였다. 이러한 설계 기법은 집적회로를 이용한 대규모 화소처리배열을 근거로 하여 실현하였다. 집적구조의 두가지 형태는 연산병렬프로세서와 병렬 프로세스 DRAM(또는 SRAM) 셀로 분류할 수 있다. 1비트 논리의 설게 피치는 집적 구조에서의 고밀도 PE를 배열하기 위한 메모리 셀 피치와 동일하다. 이러한 포맷 변환기 설계는 효율적인 제어 경로 수행을 능력을 가지고 있으며 하드웨어를 복잡하게 할 필요 없이 고급 기술로 사용 될 수 있다. 배열 명령어의 순차는 프로세스가 시작되기 전에 호스트 컴퓨터에 의해 생성이 되며 명령은 유니트 제어기에 저장이 된다. 호스트 컴퓨터는 프로세싱이 시작된 후에 저장된 명령어위치에서 시작하여 화소-병렬 동작을 처리하게 된다. 실험 결과 1)단순한 평활화는 더 높은 공간의 주파수를 억제하면서 잡음을 감소시킬 뿐 아니라 에지를 흐리게 할 수 있으며, 2) 평활화와 분할 과정은 날카로운 에지를 보존하면서 잡음을 감소시키고, 3) 평활화와 분할과 같은 메디안 필터링기법은 영상 잡음을 줄이기 위해 적용될 수 있고 날카로운 에지는 유지하면서 스파이크 성분을 제거하고 화소 값에서 단조로운 변화를 유지 할 수 있었다.

• 전기전자학회논문지
• /
• 제19권4호
• /
• pp.596-602
• /
• 2015

본 논문에서는 HEVC와 VP9 겸용의 통합 역변환기를 설계하였다. 제안하는 아키텍처는 $4{\times}4$부터 $32{\times}32$ 크기의 HEVC IDCT, $4{\times}4$ 크기의 HEVC IDST, $4{\times}4$부터 $32{\times}32$ 크기의 VP9 IDCT, $4{\times}4$부터 $16{\times}16$ 크기의 VP9 IADST, $4{\times}4$ 크기의 IWHT까지 모든 모드의 계수 변환을 통합 역변환기에서 처리가 가능하다. HEVC와 VP9의 IDCT는 계수의 스케일만 다를 뿐 동일한 연산을 사용하며, HEVC의 $4{\times}4$ IDST와 VP9 $4{\times}4$ IADST 또한 계수의 스케일만 다를 뿐 동일한 연산을 사용한다. 더욱이 HEVC IDCT, VP9 IDCT, VP9 IADST 또한 상위 수준 IDCT의 서브셋이다. 제안하는 아키텍처는 연산이 같은 경우 곱셈기를 재사용하고 계수가 다를 경우에도 덧셈기 및 버터플라이 구조등을 최대한 공유함으로써 하드웨어의 크기를 크게 줄였다. 0.18 um 공정에서 합성했을 때 게이트 수가 456,442 게이트로 기존 아키텍처 대비 22.6% 감소하였다.

• 한국전자통신학회논문지
• /
• 제19권2호
• /
• pp.335-343
• /
• 2024

본 논문은 FMCW LiDAR의 실시간 표적 신호처리 기법에 관해 기술하고 있다. FMCW LiDAR는 높은 검출민감도를 가져 낮은 출력만으로 장거리 측정이 가능하면서도 눈, 비, 안개 등 열악한 환경에서 강건한 검출성능을 가져 자율주행자동차용 차세대 LiDAR로 주목받고 있다. 본 논문은 주파수 영역의 신호처리를 위해 필요한 고속 데이터 획득, 전송 및 병렬 신호처리를 위한 하드웨어 구조에 대해 기술하였다. 획득된 시계열 신호로부터 주파수 특성을 분석하기 위하여, 푸리에 변환 연산을 FPGA로 구현하였다. 변환된 주파수영역 데이터로부터 강건한 표적검출 성능을 확보하기 위한 C-FAR 알고리즘에 대해 기술하였다. 표적의 스펙트럼 신호로부터 주파수 측정값의 해상도를 향상하고, 측정된 주파수 값을 표적의 거리 및 속도 정보로 변환하는 과정에 대해 상세히 기술하였다. 스캐너 2D 위치 및 표적의 거리 정보를 활용하여 3차원 영상으로 변환하고 이를 전시하였다. 제안된 FPGA 구조의 병렬 신호처리 알고리즘 적용을 통하여 FMCW LiDAR의 실시간 표적 신호처리 및 고해상도 영상획득 성능을 확인하였다.