• Korean Journal of Geomatics
• /
• 제2권1호
• /
• pp.57-64
• /
• 2002

Measuring the depth of water is very important in ensuring the protection and safety of seaside. There are many difficulties in making the contour bathymetric map, and contour line due to the limitation of continuous measurement of water depth and collimation with the conventional measuring and positioning methods. But the real-time kinematic GPS (RTK GPS) positioning using a carrier phase enables us to decide a precise position without breaking a signal even under the condition of a moving environment. It is also possible to obtain an accurate depth of water in real time with a fathometer through the measuring of time delay between sending and receiving epochs. This research aims at investigation of accuracy potential of RTK GPS in combination with Echo Sounder(E/S) for the coastal mapping. Apart from this purpose, the accuracy of ambiguity resolution with the OTF(On the Fly) method was tested with respect to the initialization time. The result shows that the accuracy is better than 1cm with 5-minute initialization in the distance of 10km baseline. The seaside topography was measured by the RTK GPS only, on the other hand the seafloor topography was surveyed in combination of RTK GPS and E/S. Comparing to the volume of seaside measured by RTK GPS and digital topographical map, the difference of only 2 % was achieved. This indicates that the coastal mapping with RTK GPS is successfully conducted. In addition it is also demonstrated that the 3-dimensional perspective model resulted from the undersea topography measured by RTK GPS and E/S is very close to that from the digital map. Through this study, it was verified that RTK GPS is to be very useful method in the analysis of coastal morphology owing to its capability of getting the precise DTM for the using of harbor reclamation, dredging, and the estimation of soil movement in a river.

• 한국음향학회지
• /
• 제28권3호
• /
• pp.229-238
• /
• 2009

본 논문에서는 TMS3320F2812 신호처리기를 이용하여 가야금과 태평소의 사운드 엔진을 구현하였다. Commuted Waveguide Synthesis (CWS) 기반의 가야금과 태평소 모델을 신호처리기에 탑재하고 악기 선택 버튼을 두어 해당 악기의 사운드 샘플을 매 일정 시간마다 합성하도록 하였다. 합성음은 SPI 통신을 이용하여 DAC로 전송되며 오디오 인터페이스를 거쳐 스피커를 통해 재생된다. 합성 모델의 지연 라인은 합성음의 피치를 조절하는데, 이 지연라인의 길이를 결정하기 위해 GPIO를 이용하여 한 샘플을 합성하는데 필요한 시간을 측정하였다. 가야금은 $28.6{\mu}s$, 태평소는 $21{\mu}s$가 소요되었다. 태평소와 가야금의 동시 발음수를 고려하였을 때 태평소는 동시 발음수 1을 가지므로 $21{\mu}s$, 가야금은 일반적으로 동시 발음수가 2이므로 $57.2{\mu}s$의 연산시간이 필요하다. 이는 실시간 연주가 충분히 가능한시간이다. 제안한 사운드 엔진의 경우, 인터럽트 서비스 루틴에서 각 사운드 샘플의 합성과 DAC로의 전송이 일어난다. 인터럽트 서비스 루틴은 시스템의 안정성을 보장하기 위해 타이머의 주기 매칭 이벤트를 이용하여 $60{\mu}s$마다 주기적으로 호출된다. 이와 같이 합성된 음을 녹음하여 원음과 스펙트럼으로 비교한 결과, 가야금은 원음과 매우 유사한 음을 합성할 수 있었고, 태평소는 '무(無), 황(黃), 태(太), 중(仲)' 음을 제외한 나머지 음에 대해서 태평소의 음색을 잘 표현하는 음을 합성 할 수 있었다.

• 한국정보처리학회논문지
• /
• 제6권6호
• /
• pp.1656-1666
• /
• 1999

회로가 복잡해지고, 고속화되면서 회로의 동작에 대한 검사 뿐 아니라, 회로가 원하는 시간 내에 동작함을 보장하는 지연 검사의 중요성이 점점 커지고 있다. 본 논문에서는 주사환경을 사용하는 순차회로에서의 경로 지연 고장을 위한 테스트 패턴 생성 과정을 효율적으로 수행할 수 있도록 빠른 시간에 간접 유추를 수행할 수 있는 알고리즘을 제안한다. 구조적으로 발생 가능한 정적 학습 과정은 테스트 패턴 생성 과정 중의 선행 처리 단계에서 각각의 게이트에 정적 학습이 발생할 수 있는 경우를 분석하여 그 정보를 각각의 게이트에 대해 저장하고 있다가 알고리즘을 이용한 테스트 패턴 생성 과정 중 조건에 만족하는 경우에 유추될 수 있는 값을 바로 할당하게 된다. 본 논문에서는 이를 지연고장 검출에 맞도록 수정하여 이용하였다. 회로 내에 몇몇 주입력에서 나온 신호선을 모두 포괄하는 분할지점이 존재하면, 이 지점을 지나는 경로들 중에 그 이전, 혹은 이후의 경로가 동일한 경로들은 분할지점에 의해 분할된 입력의 부분들이 같은 입력값을 필요로 함을 예상할 쑤 있다. 본 논문에서는 경로 지연 고장 검출에서 유용하게 사용될 수 있는 이러한 회로분할을 사용하여 보다 효율적으로 테스트 입력을 생성하였다. 마지막으로, 이 두 가지 알고리즘을 적용한 효율적인 경로 지연 고장 테스트 입력 생성기를 개발하였으며, 알고리즘의 효용성을 실험을 통하여 입증하였다.

• 한국인터넷방송통신학회논문지
• /
• 제15권3호
• /
• pp.99-105
• /
• 2015

본 논문에서는 nonconstant modulus 신호를 대상으로 채널의 찌그러짐에 의한 부호간 간섭을 보상하기 위한 MMA (Multiple Modulus Algorithm) 적응 등화기를 가변 적응 스텝 크기를 적용하지 않고 2단의 직렬 연결 형태로 구현하여 수렴 속도를 개선할 수 있는 mMMA (modified MMA)에 대하여 다룬다. 적응 등화기는 유한 차수의 탭 지연선에 의한 단일 디지털 필터로 구현되므로, 논문에서는 이를 2단의 직렬 연결 필터로 구현한 후 각 단에서는 MMA와 동일한 알고리즘으로 오차 신호를 얻은 후 필터 계수를 갱신하게 된다. 따라서 첫단에는 빠른 수렴 속도를 결정하며, 두 번째단에서는 첫단의 출력에 포함되어 있는 잔류 isi양을 최소화시키도록 탭 계수를 갱신한다. 이때 1단 시스템과 2단 시스템은 동일한 차수의 필터가 되도록 조정하면서 적응 등화 성능을 비교하였으며, 성능 비교를 위한 지수로는 등화기 출력 신호 성상도, 수렴 특성을 나타내는 잔류 isi, 최대 찌그러짐과 MSE, 채널의 신호대 잡음비에 따른 SER을 사용하였다. 시뮬레이션 결과 2단의 FIR 구조를 갖는 mMMA가 1단의 기존 MMA보다 등화 잡음에 의한 성상도를 제외한 모든 성능 지수에서 우월하며, 수렴 속도는 1.5~1.8배 정도 개선됨을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.18-21
• /
• 2009

ROM은 디지털 시스템에서 전력 소모가 크고 속도의 병목현상을 갖는 블록이다. 점증적인 시스템의 고속화에 따라 ROM 설계시 전력소모 감소와 동작 속도 향상이 요구 된다 FFT 및 FIR 필터에 적용되는 ROM은 주소를 순차적으로 접근하는 방식의 ROM이 필요하며, 본 논문에서는 순차적으로 주소를 접근하는 ROM을 설계할 때 기존의 ROM과 같은 값을 출력 하면서 저장되는 셀을 줄일 수 있는 방법을 제안하였다 이러한 방법을 이용하면 비트라인에 연결된 저장 셀 개수가 감소되며 따라서 비트라인의 커패시턴스 값이 감소된다 비트라인의 커패시턴스 값이 감소하면서 지연시간 및 파워가 감소한다. 논문에서 예제로 사용한 Fill 계수 저장용 ROM의 경우 제안한 알고리즘을 적용하였을 때 저장 셀 '1'이 최대 86.3% 감소함을 알 수 있다.

• 한국융합학회논문지
• /
• 제6권1호
• /
• pp.7-16
• /
• 2015

바코드 검사기의 성능에 결정적인 영향을 미치는 것은 입력 영상으로부터 바코드 영역을 추출하는 세그먼테이션 과정이며, 기존의 세그먼테이션 기법에는 여러 가지 문제점이 존재한다. 첫째, 허프 직선 변환 방법은 길이 임계값에 매우 민감하여 임계값을 정하는데 어려움이 있다. 둘째, 모폴로지 변환은 영상을 수축, 팽창하는 과정에서 많은 지연시간이 발생한다. 따라서 본 논문에서는 이러한 바코드 검증에서 지연 현상을 해결하고 주변 영향을 적게 받는 해리스 코너 검출 기법 융합형 바코드 영역 검출 기법을 제안한다. 그리고 본 논문에서 제안한 알고리즘을 검증하기 위해 실제 라인과 유사한 실험 환경을 구성하고, 다양한 크기의 바코드 영상과 다양한 위치에서의 바코드 영역 추출실험을 하였다. 결과적으로 제안 기법은 기존의 알고리즘에 비해 주변 환경이나 임계값 설정의 어려움과 영상 처리의 지연 문제를 해결하였고 모든 테스트 영상에 대해 바코드 영역을 100% 추출하는 성능을 보였다.

• 정보처리학회논문지A
• /
• 제11A권2호
• /
• pp.195-202
• /
• 2004

본 연구에서 매우 정밀한 샘플링을 필요로 하는 고해상도 비디오 응용면을 위하여 병렬 파이프라인 아날로그 디지털 변환기(ADC)를 설계하였다. 본 ADC의 구조는 4 채널의 10-비트 파이프라인 ADC를 병력 time-interleave로 구성한 구조로서 이 구조에서 채널 당 샘플링 속도의 4배인 200MS/s의 샘플링 속도를 얻을 수 있었다. 변환기에서 핵심이 되는 구성요소는 Sample and Hold 증폭기(SHA), 비교기와 연산증폭기이며 먼저 SHA를 전단에 설치하여 시스템 타이밍 요구를 완화시키고 고속변환과 고속 입력신호의 처리론 가능하게 하였다. ADC 내부 단들의 1-비트 DAC, 비교기 및 2-이득 증폭기는 한 개의 switched 캐패시터 회로로 통합하여 고속동작은 물론 저 전력소비가 가능한 특성을 갖도록 하였다. 본 연구의 연산증폭기는 2단 차동구조에 부저항소자를 사용하여 높은 DC 이득을 갖도록 보강하였다. 본 설계에서 각 단에 D-플립플롭(D-FF)을 사용한 지연회로를 구성하여 변환시 각 비트신호를 정렬시켜 타이밍 오차를 최소화하였다. 된 변환기는 3.3V 공급전압에서 280㎽의 전력소비를 갖고 DNL과 INL은 각각 +0.7/-0.6LSB, +0.9/-0.3LSB이다.