• ETRI Journal
• /
• 제8권1호
• /
• pp.44-52
• /
• 1986

The main features of HILO-3 logic simulator are introduced. It is regarded as one of the most powerful logic simulator available now in electronic industry. The major functions and concepts are reviewed with some examples; circuit description using HDL (Hardware Description Language), waveform description using WDL (Waveform Description Language) and fault-free simulation for static RAM circuit. This program is expected to help the system designers, integrated circuit designers and test engineers.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.1086-1089
• /
• 1993

The paper deal with the differences between a fuzzy logic controller with a complete linguistic description and one with an incomplete linguistic description. The conditions to get a complete crisp controller by using a fuzzy logic controller with incomplete description are analyzed, and an application to the control of an analog PLL circuit is described, [1].

• 한국정보과학회논문지:데이타베이스
• /
• 제32권2호
• /
• pp.111-119
• /
• 2005

전자카타로그는 상품에 관한 풍부한 의미를 포함하며 온톨로지가 적용될 여지가 높은 영역이다. 온톨로지는 사물의 본질과 사물간의 관계를 나타내는데, 전자카탈로그를 형식적(formal)인 온톨로지로 표현하는 것은 전자상거래 영역에서 중요하다. DL(Description Logic)은 현재 사용되는 여러 온톨로지 언어의 이론적 기반을 제공한다. 본 논문은 DL 언어를 사용해 전자카타로그를 형식적으로 온톨로지 모델링 한다. 기본적인 모델링 구성요소 집합은 화장 개체 관계(Extended Entity Relationship)로 개념적으로 나타내고, DL 언어로 대응해서 변환한다. EER로 나타낼 수 없는 부가적인 의미적 지식은 직접 DL언어로 표현한다. 논문에서 제시하는 모델링 언어는 언어의 표현력과 복잡도를 고려할 때, 현실적으로 추론에 적합하다고 알려져 있는 SHIQ(d) 언어 범위에 기반하고 있다. 모델링한 온톨로지 e-카타로그의 활용 이해를 돕기 위해 시나리오를 제시하고, 실제 DL 추론 도구를 통해 그 시험적 검증을 한다.

• 한국가스학회지
• /
• 제5권1호
• /
• pp.37-44
• /
• 2001

운전절차 활성 시스템은 운전절차 합성에 필요한 시간과 노력을 줄여주고 좀더 자세하게 운전절차를 분석해 줄 뿐 아니라 인적오류를 줄여주거나 제거해주는 역할을 수행한다. 또한 운전절차를 생성하는데 필요한 전문가들의 지식을 가지고 있어 새로운 상황에 사용할 수 있도록 한다. 그러나 기존의 시스템들은 많은 한계성을 가지고 있다. 따라서 본 연구에서는 이러한 문제를 해결하기 위해 시간논리와 표현논리로 공정의 특성지식과 시간적인 제약조건을 다루는 새로운 접근방법을 제안하여 보일러 공장에 적용하여 그 유효성을 입증하였다.

• 대한전자공학회논문지
• /
• 제24권2호
• /
• pp.338-346
• /
• 1987

This paper describes a method for verifying whether a given geometrical layout correcdtly reflects the original logic level description. The logic description extracted from layout data was directly compadred with the original logic diagram generated at logic level design stage where the logic diagram is represented as a weighted multi-place graph. The comparison is based on graph isomorphism and error messages(error categories and locations)are invoked if any difference is found between the two logic descriptions. An efficient partitioning algorithm which consists of two steps, candidate selection and equal weight partitioning procedure, enables the entire verification process to occur in O(n log n) time.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 가을 학술발표논문집 Vol.32 No.2 (2)
• /
• pp.700-702
• /
• 2005

유비쿼터스에 대한 연구에서 지식표현 시스템은 반드시 필요하다. 최근 Description Logic을 많이 사용하고 있는데, Description Logic은 다양한 단계를 표현할 수 있다. 단계가 높아질수록 표현력이 커지는 반면 추론이 어려워진다. 유비쿼터스 환경에서는 서비스를 하기 위해 지식들의 상하위 관계나 동일 관계 등을 추론하는 능력이 필요한데, Description Logic의 단계 중에 ALCUN의 표현력이면 이에 필요한 지식을 모두 표현할 수 있다. 본 논문에서는 ALCUN의 표현력을 지니는 언어를 제안하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (A)
• /
• pp.644-646
• /
• 2003

물류 공급 관리 시스템과 같은 정보 통합 시스템은 분산되어 있는 데이터베이스들에 대해서 정보를 통합하여 사용자에게 보여준다. 이러한 정보 통합 시스템은 전역 질의를 생성하고 지역 질의로 변환하여 실행하기 전에 질의를 최적화할 필요성이 있다. 그런데, 단일데이터 베이스 시스템에서의 질의 최적화 기법은 멀티데이터베이스 시스템에서 사용하기에는 부적절하다. 이는 분산된 데이터베이스 환경에서 오는 높은 연결 오버헤드, 높은 계산 시간, 데이터의 중복성 뿐만 아니라 의미 이질성 문제 때문에 기존의 최적화 방법은 사용하기가 어렵다. 이를 해결하기 위해서 의미상 질의 최적화 방법이 연구되어 왔다. 의미상 질의 최적화는 전역 질의보다 더 효과적으로 응답하고 의미상으로 동등한 질의로 변환하기 위해서 의미상 지식을 사용한다. 본 논문에서는 정보 통합 시스템에서 Description Logic(DL)을 이용하여 의미상 지식으로 사용할 지식 기반을 표현하고 이를 바탕으로 추론화된 지식을 이용하는 의미상 질의 최적화 방식을 제시한다.

• Nuclear Engineering and Technology
• /
• 제44권6호
• /
• pp.697-708
• /
• 2012

The majority of instrumentation and control (I&C) systems in today's nuclear power plants (NPPs) are based on analog technology. Thus, most existing I&C systems now face obsolescence problems. Existing NPPs have difficulty in repairing and replacing devices and boards during maintenance because manufacturers no longer produce the analog devices and boards used in the implemented I&C systems. Therefore, existing NPPs are replacing the obsolete analog I&C systems with advanced digital systems. New NPPs are also adopting digital I&C systems because the economic efficiencies and usability of the systems are higher than the analog I&C systems. Digital I&C systems are based on two technologies: a microprocessor based system in which software programs manage the required functions and a programmable logic device (PLD) based system in which programmable logic devices, such as field programmable gate arrays, manage the required functions. PLD based systems provide higher levels of performance compared with microprocessor based systems because PLD systems can process the data in parallel while microprocessor based systems process the data sequentially. In this research, a bistable trip logic in a reactor protection system (RPS) was developed using very high speed integrated circuits hardware description language (VHDL), which is a hardware description language used in electronic design to describe the behavior of the digital system. Functional verifications were also performed in order to verify that the bistable trip logic was designed correctly and satisfied the required specifications. For the functional verification, a random testing technique was adopted to generate test inputs for the bistable trip logic.

• 대한전자공학회논문지
• /
• 제23권3호
• /
• pp.327-339
• /
• 1986

In this paper, a hardware compiler for symbolic description language(SDL) is proposed for logic design automation. Lexical analysis is performed for SDL which describes the behavioral characteristics of a digital system at the register transfer level by the proposed algorithm I. The algorithm I is proposed to get the expressions for the control unit and for the data transfer unit. In order to obtain the network description language(NDL) expressions equivalent to gate-level logic circuits, another algorithm, the the algorithm II, is proposed. Syntax analysis for the data formed by the algorithm I is also Performed using circuit elements such as D Flip-Flop, 2-input AND, OR, and NOT gates. This SDL hardware compiler is implemented in the programming language C(VAX-11/750(UNIX)), and its efficiency is shown by experiments with logic design examples.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1987년도 전기.전자공학 학술대회 논문집(II)
• /
• pp.1577-1580
• /
• 1987

This paper proposes a gate and functional level logic simulator which can be run on XENIX O.S. The simulator has hierarchical structure including Hardware Description Language compiler, Waveform Description Language compiler, and Simulation Command Language compiler. The Hardware Description Language compiler generates data structure composed of gate structure, wire structure, condition structure, and event structure. Simulation algorithm is composed of selective trace and event-driven methods. To improve simulation speed, Cross Referenced Linked List Structure ia defined in building the data structure of circuits.