• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.699-702
• /
• 1998

This paper presents a 500MHz 1.1㎱ 32kb synchronous CMOS SRAM macro using $0.35\mu\textrm{m}$ CMOS technology. In order to operate at high frequency and reduce power dissipation, the designed SRAM macro is realized with optimized decoder, multi-point sense amplifier(MPSA), selective precharge scheme and etc. Optimized decorder and MPSA respectively reduce 50% and 40% of delay time. Also, a selective precharge scheme reduces 80% of power dissipation in that part.

• 정보관리연구
• /
• 제19권1호
• /
• pp.30-49
• /
• 1988

성공적(成功的)인 바코드시스템을 구축(構築)하기 위해서는 바코드심볼, 미디어, 프린터, 오퍼레이터, 스캐너, 디코더 등에 대한 면밀한 검토가 선행되어야 한다. 본교(本橋)에서는 바코드시스템 구성요소(構成要素)의 종류(種類), 특징(特徵), 평가(評價), 선택기준(選擇基準) 등과 바코드의 적용방법(適用方法)에 관하여 도서관업무(圖書館業務)를 중심(中心)으로 고찰(考察)하였다.

• 한국정보전자통신기술학회논문지
• /
• 제5권3호
• /
• pp.164-168
• /
• 2012

본 논문에서는 DVB-S2 표준안에서 권고되고 있는 irregular LDPC 부호의 고속화 방안에 대한 연구를 하였다. LDPC 복호기에서는 많은 반복횟수와 많은 연산량이 복호 속도 저하의 원인이 되고 있으며, 성능 저하 없이 반복횟수와 연산량을 감소하기 위해서 HSS 기반의 LDPC 복호 구조를 제시하였다. 결과 반복횟수를 성능 저하 없이 절반으로 줄일 수 있으며, 이를 효율적인 설계방안을 제시하였다. 결과 600Mbps급의 throughput을 갖는 LDPC 복호기를 구현 가능케 하였다.