• 전자공학회논문지C
• /
• 제36C권2호
• /
• pp.1-13
• /
• 1999

디지털 신호처리용 응용 프로그램의 복잡도가 증가햐면서, 효율적인 컴파일러를 지원하는 DSP 프로세서 구조의 필요성이 증대되고 있다. 많은 범용 레지스터와 직교적(orthogonal)인 명령어 집합을 가지는 RISC프로세서 구조에 메모리 오퍼랜드, 전용 어드레스 계산 유닛, 단일 사이클 MAC 명령어, zero-overhead 하드웨어 루프 등 DSP 프로세서의 구조적 특징을 가하여 효율적인 컴파일러를 가지는 고성능의 RISC 기반 DSP를 구현할 수 있다. 본 논문에서는 이 네 가지 DSP 아키텍쳐 구성 요소를 지원하는 코드변환기를 개발하고, 이를 이용하여 각각의 DSP 아키텍쳐 구성 요소들을 보완하였을 때 성능에 미치는 영향을 정량적으로 평가하였다. 성능 평가 실험에는 C 언어로 작성된 7개의 DSP 벤치마크 프로그램과 QCELP 음성 부호화기를 이용하였으며, 평가 결과를 RISC 프로세서뿐만 아니라 Texas Instruments 사의 TMS320C3x, TMS320C54x, TMS320C5x DSP 프로세서와 비교하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1999년도 추계종합학술대회
• /
• pp.199-203
• /
• 1999

본 논문은 MPEG-2 AAC 멀티채널 오디오 및 MPEG-4 오디오의 다중객체 부호화를 위한 DSP 시스템의 설계 및 구현에 관하여 기술한다. DSP로서는 TI 사의 최근 제품인 고성능의 TMS320C6701 (이하 6701로 함) 2개를 사용하였고, DSP 보드는 PC에 장착하여 프로그램을 다운로드하고 시스템을 제어할 수 있게 하기 위하여 PCI 인터페이스를 함께 구현하였으며, 부호화기 및 복화기로서 함께 사용할 수 있는 구조로서 설계하였다. 또한 멀티채널 오디오를 디지털 신호로 변환하고 다중화하여 직렬신호로서 입력하고, 다시 역으로 출력하기 위한 시스템을 별도로 외부에 구현하였으며, 접속 인터페이스로서 ADI (Alesys Digital audio Interface)론 사용하여, ADI 인터페이스를 지원하는 멀티채널오디오 장비론 입출력 시스템으로 사용할 수 있도록 하였다. 현재의 결과로서는 MPEG-2 AAC 4채널 오디오를 2개의 DSP를 사용하여 실시간으로 안정되게 부호화 할 수 있으며, 1개의 DSP로도 8채널까지의 복호화가 가능함을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제39권2호
• /
• pp.72-81
• /
• 2002

이 논문은 저전력 마이크로 컨트롤러의 coprocessor로 동작하는 고성능 DSP의 아키텍쳐 구조를 제안한다. 제안된 DSP 아키텍쳐는 DSP 응용 분야의 기본 수식인 곱의 합을 고속으로 수행할 수 있도록 MAC(Multiply and Accumulate) 유닛 두 개를 갖는 dual MAC 아키텍쳐 구조이면서, 곱셈기와 덧셈기를 병렬적으로 배치시킨 특징을 갖는다. 그리고 한번에 최대 3개의 명령어를 동시에 수행할 수 있으면서도 명령어 길이는 31 비트로 고정된 3웨이 수퍼스칼라 구조를 갖는다. 현재 상용되고 있는 세 개의 DSP들과 의 벤치마크 결과, 제안된 DSP 구조가 가장 좋은 성능을 보여주었다. 또한, 특정 알고리듬에 대해서 성능이 같아도 메모리 사용량에 있어 효율적인 구조라는 것을 보여준다.

• 한국통신학회논문지
• /
• 제23권6호
• /
• pp.1409-1418
• /
• 1998

최근의 오디오 압축 알고리듬은 다양한 코딩 기법을 조합하여 사용하고 있다. 이들은 DSP 작업(DSP task), 제어 작업(controller task), 그리고 혼합 작업(mixed task)으로 나눌 수 있다. 기존의 DSP 프로세서들은 이들 중 DSP 작업만을 효율적으로 설계되어 있어 제어작업이나 혼합작업에 대해서는 자원을 효율적으로 활용하지 못하는 단점이 있다. 본 논문에서는 기존의 DSP 프로세서가 가지는 DSP 작업에 대하여 고성능을 그대로 유지하면서 제어작업과 혼합작업에서도 좋은 성능을 가지는 새로운 구조를 제안하고 구현하였다. 제안된 프로세서 YSP-3는 4개의 실행 유닛 (곱셈기, 2개의 ALU, 메모리 접근 유닛)을 병렬로 배치한 후 4-way 수퍼스칼라명령어 구조를 사용하여 각 우ㅠ닛을 독립적으로 사용할 수 있도록 하였다. 제안된 구조는 일반적인 DSP 알고리듬과 AC-3 디코딩 알고리듬을 실행하여 성능을 평가하였다. 마지막으로 VHDL을 통해 $0.6\$\mu$textrm{m}$-3ML 표준셀 기술로 합성한 후 Compass상에서 모의실험으로 통해 33MHz의 시스템 클럭에 대해 최대 지연시간 상황에서 실시간 동작을 확인하였다.

• 한국정보통신학회논문지
• /
• 제16권5호
• /
• pp.1095-1101
• /
• 2012

본 논문은 DSP 제어기와 IGBT 구동기를 이용하는 조립과 공급의 자동처리를 위한 BLDC 서보 모터 제어시스템 설계를 제안한다. 조립, 공급 자동처리 시스템은 다양한 동작을 위해 서보모터의 토크, 속도, 위치 제어를 필요로한다. 본 논문은 이러한 서보제어를 벡터제어와 공간벡터 PWM 기법을 이용하여 구현한다. 제어기의 CPU 로서 PWM 파형발생기, A/D 컨버터, SPI 통신 포트 및 많은 입/출력 포트를 갖는 TMS320F240 DSP를 채택하였다. 이 제어시스템은 메인 호스트 PC 가 위로부터의 명령을 전달하고 끝단의 서보제어기의 상태들을 모니터링하는 세 개의 부 DSP시스템을 관리하는 3레벨의 계층적 구조로 이루어져 있다. 각 부 DSP 시스템은 DSP와 IPM을 사용하여 BLDC 서보모터를 제어하는 8개의 BLDC 서보모터제어부를 운영한다. 호스트 시스템과 중간의 DSP는 RS-422을 이용하여 통신하며, 주프로세서와 제어기는 SPI 포트를 이용하여 통신한다.

• 한국정보통신학회논문지
• /
• 제11권8호
• /
• pp.1478-1485
• /
• 2007

본 논문에서는 풍향 풍속 계측모듈 및 DSP 센서인터페이스 회로 보드를 포함하는 기상계측 시스템을 제안한다. 이 DSP 시스템은 풍향풍속모듈, 대기압센서, 대기 온도 센서의 정보를 받아들이고, 빠르게 처리하여 PC 모니터링 시스템에 전달한다. 특히 풍향 풍속 모듈과 DSP 하드웨어는 직접 설계하여 적용한다. 풍향 풍속 모듈은 바람에 관한 벡터적 정보를 얻기 위해 4개의 박막형 RTD(Resistive Temperature Detectors) 저항센서를 히팅 코일에 의해 일정하게 가열된 원기둥 모양의 지지 표면에 벡터적으로 배치하는 구조를 채택한다. 이 구조를 채택한 계측 모듈은 진동, 습기, 부식 등에 강인하면서 정확한 계측을 가능케 한다. 센서 신호처리 회로는 TI사의 고속 DSP인 TMS320F2812 사용한다. 적용된 풍향 풍속 모듈을 통해 얻어진 데이터와 DSP 인터페이스 회로보드의 빠른 데이터 처리를 통해 저렴한 기상계측시스템을 구성 할 수 있었다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2001년도 하계 학술대회 논문집(KISPS SUMMER CONFERENCE 2001
• /
• pp.89-92
• /
• 2001

본 논문에서는 프로그램-가능한(programmable) 소프트웨어 무선(software radio)$^{[1]}$ 디지털 통신을 위한 연구로, ASK(Amplitude Shift Keying), FSK(frequency Shift Keying), 그리고 PSK (Phase Shift Keying) 변조$^{[2]-[4]}$를 DSP(Digital Signal Processor)를 사용하여 프로그램-가능한 소프트웨어(알고리즘)로 구현하였다. 세개 의 서로 다른 변조 방식들, ASK, FSK, 그리고 PSK를 하나의 DSP에 구현하여 선택적 변조가 가능하도록 하였다. 사용된 DSP는 모토롤라(Motorola) 사의, 24-비트, 40 MHz에서 20 MIPS(Million Instruction per Second)로 동작하는 DSP56002$^{[5]-[6]}$이고, A/D (Analog to Digital) 와 D/A(Digital to Analog) 변환기는 크리스털(Crystal)사의 16-비트 그리고 최대 샘플링(sampling) 주파수 50 kHz인 CS4215 코덱 칩(codec chip)$^{[8]}$ 이 사용되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.67-70
• /
• 2000

DSP is used for processing the digital data in such as the multimedia applications. Because the digital data of high rate is demanded more and more, high performance is increasingly required in DSP. In this paper, we discuss important issues for development of high performance DSP, analyze architectures of several commercial DSP chips, and propose a new architecture. Finally, we show that the new architecture has the highest performance.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1995년도 제12회 음성통신 및 신호처리 워크샵 논문집 (SCAS 12권 1호)
• /
• pp.137-140
• /
• 1995

In the paper, CDMA's vocoder algorithm, QCELP, was analyzed. And, 16-bit programmable DSP core for QCELP was designed. When it is used two MACs in DSP, we can implement low-power DSP and estimate decrease of parameter computation speed. Also, we implemented in FIFO memory using register file to increase the access time of the data. This DSP was designed using logic synthesis tool, COMPASS, by top-down design methodology. Therefore, it is possible to cope with rapid change at mobile communication market.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅳ
• /
• pp.1956-1959
• /
• 2003

본 논문에서는 HDTV(High Definition TV) 방송수신을 위한 DSP(Digital Signal Processor)기반의 HD급 비디오/오디오 디코더 시스템을 개발하고 그 성능을 확인하였다. DSP 플랫폼은 TI(Texas Instrument)사의 TMS320C6415를 대상으로 하였으며 TI의 DSP RTOS인 DSP/ BIOS를 이용하여 방송스트림인 TS(Transport Stream)을 분리하기 위한 TS Demuxer, MPEG-2 비디오 디코더 및 AC-3 오디오디코더 알고리즘을 통합하였으며, 각각의 알고리즘은 대상 DSP플랫폼인 TMS320C64x에 맞게 고정소수점 구조화 및 최적화를 실시하였다. 테스트를 위한 시스템은 스트리밍을 위한 호스트 PC와 PCI(Peripheral Component Interconnect)버스를 통해 연결된 DSP보드로 구성하였으며 실제 HDTV당송용 스트림과 SD(Standard Definition)급 스트림을 이용하여 성능을 확인하였다.