• 전자공학회논문지SC
• /
• 제47권1호
• /
• pp.17-28
• /
• 2010

본 논문은 DSP를 이용한 새로운 형태의 TFT-LCD 자동 화질 최적화 시스템을 제안한다. 실제 산업 현장에서 이와 같은 화질 최적화 과정은 시행착오를 반복하는 형식으로 진행되어 많은 시간이 소요되고 있으며 LCD 개발 엔지니어들의 성향 및 숙련도에 따라 조정 결과에도 편차가 큰 문제점이 있다. 이러한 시스템은 평균 감마 오차, 감마 조정 시간 및 플리커 등을 줄이기 위해 모바일 LCD 구동 IC 내의 감마 조정 레지스터들과 전압 설정 레지스터들을 자동적으로 제어한다. 제안된 최적 화질 향상 시스템은 측정 대상이 되는 모듈 (MUT, LCD 모듈), 제어 프로그램, 휘도 측정용 멀티미디어 디스플레이 측정기 및 인터페이스용 제어 보드로 구성되어 있다. 개발된 시스템에는 참조 감마 곡선과의 6-점 프로그램 정합 기술을 이용한 새로운 알고리즘 및 자동 전압 설정 알고리즘이 내장되어 있다. 개발된 알고리즘과 프로그램은 범용 LCD 모듈에 적용가능하다. 또한 1.8, 2.0, 2.2 및 3.0 감마를 조정할 뿐만 아니라 플리커 수준을 자동으로 조절한다. 제어 보드는 DSP와 FPGA로 구성되어 있고, RGB 및 CPU와 같은 다양한 인터페이스들을 지원한다. 개발된 자동 감마 시스템은 기존의 시스템에 비해 현저히 짧은 감마 조정 시간 및 아주 작은 평균 감마 오차를 보였다. 또한 본 논문에서 제안하는 시스템은 최적화된 감마 곡선 설정을 이용한 개발 공정을 향상시키고, 고화질의 LCD를 제공하는데 아주 유용하다.

• 전기학회논문지P
• /
• 제60권4호
• /
• pp.227-235
• /
• 2011

This paper describes a PMSM control algorithm for realizing a low-cost motor drive system using a general purpose microcontroller. The proposed sensorless algorithm consists of the current observer and the sensorless scheme based on instantaneous reactive power. Also the control board system is not the high-cost DSP(digital signal processor) system but the general purpose microcontroller and it allows to reduce the unit cost of the motor system. However the clock frequency of the proposed microcontroller is one-fifths for the clock frequency of the DSP. In addition, the switching frequency must be selected as the lower frequency because of complex mathematic modeling of the sensorless algorithm. the low switching frequency augments the noise of the motor and might make accurate speed control impossible. Thus this paper proposes the optimization method to supplement the drawback of the general purpose microcontroller and the usefulness of the proposed method is verified through the experiment.

• 디지털산업정보학회논문지
• /
• 제14권4호
• /
• pp.79-85
• /
• 2018

This paper presents an implementation method of Long Term Evolution-Advanced (LTE-A) Physical Downlink Shared Channel (PDSCH) decoder using a general-purpose multicore Digital Signal Processor (DSP), TMS320C6670. Although the DSP provides some useful coprocessors such as turbo decoder, fast Fourier transformer, Viterbi Coprocessor, Bit Rate Coprocessor etc., it is specific to the base station platform implementation not the mobile terminal platform implementation. This paper shows an implementation method of the LTE-A PDSCH decoder using programmable DSP cores as well as the coprocessors of Fast Fourier Transformer and turbo decoder. First, it uses the coprocessor supported by the TMS320C6670, which can be used for PDSCH implementation. Second, we propose a core programming method using DSP optimization method for block diagram of PDSCH that can not use coprocessor. Through the implementation, we have verified a real-time decoding feasibility for the LTE-A downlink physical channel using test vectors which have been generated from LTE-A Reference Measurement Channel (RMC) Waveform R.6.

• 제어로봇시스템학회논문지
• /
• 제15권3호
• /
• pp.323-329
• /
• 2009

This paper presents an automatic LCD gamma control system using gamma curve optimization. It controls automatically gamma adjustment registers in mobile LCD driver IC to reduce gamma correction error and adjusting time. The proposed gamma system contains Module-Under-Test (MUT, LCD module), PC installed with program, multimedia display tester for measuring luminance, and control board for interface between PC and LCD module. Proposed algorithm and program are applicable for most of the LCD modules. It is realized to calibrate gamma values of 1.8, 2.0, 2.2 and 3.0. The control board is designed with DSP and FPGA, and it supports various interfaces such as RGB and CPU. Developed automatic gamma control system showed significantly reduced gamma adjusting time of 240 sec. and much less average gamma error of 11% than 42h and 27% with conventional manual method. We believe that the proposed system is very useful to provide high-quality LCD and to improve production process.

• 한국통신학회논문지
• /
• 제29권7C호
• /
• pp.962-970
• /
• 2004

본 논문에서는 TI사의 부동소수점 DSP인 TMS320C6701$^{TM}$을 이용한 2.4kbps EHSX(Enhanced Harmonic Stochastic Excitation) 음성부호화기의 실시간 구현 방법에 대해서 논한다. EHSX는 4khz의 대역폭을 갖는 음성신호를 2.4kbps의 비트율을 갖는 압축 패킷으로 변환하는 부호화 방법으로, 유/무성음에 따라 하모닉(Harmonic) 여기 부호화 방법과 CELP 부호화 방법을 선택적으로 사용하는 구조를 갖는다. 본 논문에서는 이러한 EHSX의 실시간 구현을 위해 연산량의 큰 비중을 차지하는 CELP 분석의 코드북 검색부분과 일부 IIR 필터링 부분에 대한 고정소수점 변환 방법과, 부호화시 하모닉 검색 및 피치 검색방법에 대한 알고리즘 상 연산량 감소 방법, DSP의 구조를 고려한 코드를 배치방법 등 연산량을 감소시키기 위한 최적화 방법을 제시한다. 설계된 음성 부호화기는 PESQ(perceptual evaluation of speech quality) ITU-T Recommendation P.862를 이용한 음질 평가 결과로서 약MOS 3.28을 얻었으며, 실시간으로 압축 및 복원을 수행한다.

• 대한전자공학회논문지SP
• /
• 제48권2호
• /
• pp.41-52
• /
• 2011

H.264/AVC의 디블록킹 필터는 복호화기 전체의 계산 복잡도 중 큰 비중을 차지하기 때문에, H.264/AVC 복호화기의 실시간 구현을 위해서는 디블록킹 필터의 계산 복잡도를 줄이는 것이 매우 중요하다. 디블록킹 필터의 계산 복잡도가 높은 이유는 여러 단계의 조건 분기문이 많고 메모리 접근이 자주 일어나기 때문이다. 따라서, 본 논문에서는 분기문과 메모리 접근을 최소화하는 디블록킹 필터의 구조를 제안하고, 필터 연산의 병렬화를 위해 소프트웨어 파이프라이닝이 가능하도록 하는 최적화 방법을 제안한다. 제안하는 방법은 TMS320C64x+ 계열의 DSP의 TMS320DM6467 EVM 보드에 구현하여 최적화를 진행하였다. 실험 결과, 최적화된 디블록킹 필터는 FFmpeg의 디블록킹 필터와 비교하였을 때 평균 약 46%의 사이클이 감소되었다.

• 방송공학회논문지
• /
• 제13권4호
• /
• pp.452-462
• /
• 2008

본 논문에서는 디지털 라디오와 지상파 Digital Multimedia Broadcasting (DMB)에서 사용되는 MUSICAM 이라 불리는 MPEG-1/2 Layer-II 와 MPEG-4 ER-BSAC 디코더를 330 MHz 클럭수를 가지고 동작하는 고정 소수점 digital signal processor (DSP) TMS320C64x+ 상에 실시간 구현한다. 오디오 디코더의 실시간 구현하기 위해, 다음과 같은 여러 단계의 최적화를 수행한다. 첫 째, 메모리 공유, 데이터 타입 재설정 및 루프의 unrolling 과정을 통해, C 코드 레벨에서 최적화를 수행한다. 다음으로, 비트스트림 분석의 재구성, 합성 필터의 변경 및 합성 필터의 윈도우 계수의 재배열을 통해 알고리즘 레벨에서 최적화를 수행한다. 또한, MPEG-1/2 Layer-II 디코더의 합성필터 모듈을 linear assembly program 레벨로 치환한다. Linear assembly program 레벨로 치환하는 이유는 MPEG-1/2 Layer-II 디코더에서 합성 필터 모듈이 가장 많은 계산량을 차지하기 때문이다. 구현된 오디오 디코더의 성능 평가를 위해, 복호화 처리시간의 비율을 측정하고, 최적화된 MPEG 디코더와 레퍼런스 MPEG 디코더로 처리된 오디오 신호 사이의 root mean square (RMS)를 계산한다. 최적화 실시간 구현 결과, MPEG-1/2 Layer-II 와 MPEG-4 ER-BSAC 디코더는 TMS320C64x+가 동작하는 최대 클럭 수의 3%와 11%의 사용으로 각각 동작하며, 오디오 디코더의 품질은 MPEG standard에 정의된 -77.01 dB의 조건을 모두 만족함을 확인할 수 있었다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2008년도 추계학술대회
• /
• pp.251-253
• /
• 2008

최근 유럽에서 DVB-T HDTV 방송 표준이 정하지면서 오디오 포맷으로 HE-AAC가 채택되었다. HE-AAC는 압축효율은 높지만 연산량이 높아 낮은 성능의 DSP에서 수행하기에는 어려움이 있다. DVB-T에서는 5.1채널을 사용하고 있어 더욱더 많은 연산을 필요로 한다. 본 논문은 ISO/DEC 14496-3 MPEG4 HE(High Efficiency)-AAC의 Level4에 해당하는 Multichannel Decoder를 최적화하여 구현하고. 가장 많은 연산을 필요로 하는 Synthesis Filter Bank에 제안된 알고리즘을 적용하여 연산량을 줄였고 대부분의 연산부를 어셈블리로 코드 최적화를 하여 작은 성능의 DSP를 사용하여 실시간 Multichannel HE-AAC Audio Decoder의 구현이 가능하게 하였다. DVB-T 오디오 시스템에 필수로 필요한 Audio Description, Dynamic Range Control, Downmix 등을 함께 구현하여 실제 수신기에 사용이 가능하도록 하였다. DSP는 Samsung의 CalmRISC16 + MAC24 core 를 사용하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 1999년도 학술대회
• /
• pp.197-200
• /
• 1999

MPEG-4 오디오 부호기의 일부인 HVXC(Harmonic and Vector excitation Coding) 부호기는 음성의 무성음 구간에서는 CELP 코덱, 유성음 구간에서는 MBE 코덱을 이용하여 부호화하는 구조로서, 많은 연산량을 필요로 하여 범용DSP를 이용한 실시간 구현의 장애요소로 작용한다. 본 논문에서는 TMS320C6701 DSP를 이용하여 많은 연산 시간을 요하는 함수들에 대한 C언어 및 어셈블리 레벨의 최적화를 수행하여 HVXC 함수들의 실행시간을 단축하고 이를 라이브러리화 하여 실시간 구현에 이용가능 하도록 하였다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 2004년도 추계학술발표대회논문집 제23권 2호
• /
• pp.53-56
• /
• 2004

본 논문은 HMM 기반 임베디드 음성인식 시스템 구현에 관한 몇 가지 주제들을 설명한다. 임베디드 환경은 한정된 자원을 가지고 있고 그러한 가운데 타당한 인식률과 향상된 인식 속도를 얻기 위해서 몇가지 방법들을 이 논문에서 설명한다. 구현 환경은 DSP6711 기반에서 이루어졌다. 가우시안 mixture 계산 루틴을 부동소수점 연산에서 고정소수점 연산 및 software pipelining을 적용하였다. 고정소수점 변환 전과 후 비슷한 인식률을 얻었고 고정소수점 변환과 software pipelining 적용 후 연산 속도의 향상을 얻었다.