• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 가을 학술발표논문집 Vol.30 No.2 (3)
• /
• pp.316-318
• /
• 2003

JPEG 2000표준을 이용하여 계산상 효율적이면서도 DSP에 적합한 영상 압축 알고리즘을 개발한다. 개발될 기법이 갖는 가장 큰 장점은 비교적 복잡한 연산량을 필요로 하여 실시간 동영상 부호화기에 사용되지 못하고 있는 JPEG 2000 알고리즘을 DSP에 맞게 구현함으로써 고화질의 동영상을 실시간으로 처리할 수 있게 한다. 또한 사용자의 요구 및 사양에 맞추어 보다 효과적으로 컨텐츠를 제공하기 위해, 시, 공간적 스케일러비티를 지원하는 코덱을 개발하여 사용자의 요구와 필요 서비스에 따라 적절한 품질의 비디오를 제공함으로써 더 많은 응용에 쉽게 적용시킬 수 있는 방법들을 제시한다.

• 한국음향학회지
• /
• 제19권4호
• /
• pp.31-36
• /
• 2000

본 논문에서는 음성 인식을 이용한 자동 교환 시스템을 구현하고, 성능을 평가하였다. 이 시스템은 다수의 구성원과 조직 체계를 가지는 관공서나 일반 기업, 학교 등의 교환 서비스를 음성 인식을 통하여 자동으로 제공한다. 본 시스템에 사용된 음성 인식기는 SCHMM(Semi-Continuous Hidden Markov Model) 기반으로 한 전화망에서의 화자 독립 고립 단어 가변 어휘인식기(Speaker-Independent, Isolated-Word, Flexible-Vocabulary Recognizer)이며, 실시간 구현을 위해 사용한 DSP(Digital Signal Processor)는 Texas Instrument 사의 TMS320C32이다. 자동 교환 서비스를 위하여 음성 인식 기능 외에도 음성 인식 DSP 진단 기능과 인식 대상 어휘의 추가 및 변경을 위한 운용 단말을 구현하여 운용의 편의성을 추구하였다. 본 시스템의 인식 실험은 음성 인식 구내 자동 교환 시스템용 1300여 어휘(부서명, 인명 등)에 대해서 8명의 화자가 유선 전화망에서 수행하였으며 인식률은 91.5%이다.

• 전자공학회논문지S
• /
• 제35S권10호
• /
• pp.19-26
• /
• 1998

본 논문에서는 TTIB SSB 방식을 이용한 협대역 이동통신시스템에서 페이딩 보상 시스템의 설계 및 구현에 관한 연구를 수행하였다. 다중경로 페이딩 갖는 이동통신채널은 무선통신시스템의 성능을 필연적으로 제한하게 한다. 이러한 다중경로 페이딩은 TTIB SSB 방식에서 파일럿 톤을 이용하여 보상할 수 있다. DSP(digital signal processor)를 이용하여 TTIB SSB 송 ${\cdot}$ 수신기를 구현하였으며 또한 페이딩 보상은 DSP 알고리즘 형태로 수신기에 구현하였다. TTIB SSB 송 ${\cdot}$ 수신기에서 페이딩 보상 성능을 평가하기 위하여 먼저 시뮬레이션을 이용하였다. 시뮬레이션의 결과로 TTIB SSB 송 ${\cdot}$ 수신기에서 페이딩을 보상할 수 있음을 알 수 있었다. 두 번째로 DSP 보드를 이용하여 TTIB SSB 송 ${\cdot}$ 수신기 구현에 대한 실험을 하였고 다음으로 중심 주파수가 145MHz인 RF 회로를 포함하여 실험하였다. 이 실험을 통하여 TTIB SSB 송 ${\cdot}$ 수신기에서 페이딩 보상 성능은 시뮬레이션을 통하여 얻은 결과와 같은 결과를 얻을 수 있었다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1998년도 학술발표대회 논문집 제17권 2호
• /
• pp.323-326
• /
• 1998

본 논문에서는 한국통신에서 음성인식을 이용한 전화정보 서비스의 일환으로 개발해 온 증권정보 시스템의 구조와 기능을 설명하고, 시스템을 다채널로 확장함에 있어서 시스템의 자원을 효율적으로 활용하기 위하여 적용한 방법에 대하여 기술하였다. 이 시스템에서는 음성특징을 추출하는 프로세서(DSP0)들과 단억검색을 하는 프로세서(DSP1)들이 분리되어 있으며, 이 둘 간의 개수 비율을 조절함으로써 실시간적 처리 효과를 유지하면서도 시스템의 전체 프로세서의 개수를 줄였다. DSP0와 DSP1 간의 음성 특징 데이터 전송에 있어서는 DSP0에서 발생하는 데이터를 음성이 입력되는 중에 전송할 수 있게 함으로써, DSP1에서는 DSP0과 병렬적으로 작업을 수행시킬 수 있으며, 결과적으로 시스템의 속도를 빠르게 하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1991년도 한국자동제어학술회의논문집(국내학술편); KOEX, Seoul; 22-24 Oct. 1991
• /
• pp.844-849
• /
• 1991

A high speed control system for a telerobot using DSP is developed. The system is designed to resolve computational burden in advanced algorithms. The design is assumed to h ave no specific algorithm and robot configuration. The system is composed of a teaching box, a DSP board, a set of servo drivers and 16 bit microcomputer system. The teaching box is designed as a man-machine interface, which has two joysticks with three degrees of freedom for velocity generation in Cartesian space. The DSP board, i.e. DSP56000ADS based on a 10.25MIPS digital signal processor, DSP56001, computes the inverse Jacobian matrix which transforms Cartesian velocity into joint velocity. A resolved motion rate control algorithm for a 5 degrees of freedom manipulator was implemented. About 100 Hz sampling rate was achieved in this system.

• 방송공학회논문지
• /
• 제6권1호
• /
• pp.66-71
• /
• 2001

본 논문에서는 디지털 오디오 방송 시스템의 소스 부호화기로 사용하기 위한 AAC (MPEG-2 Advanced Audio Coding) 코덱 시스템의 개발에 관하여 기술한다. 인코더 및 디코더는 ETRI에서 제안한 디지털 오디오 방송 시스템에 접속하기 위해 MPEG-2 (moving Picture Exports Group Phase 2) 시스템의 TS(Transport Stream) 형식으로 입출력한다. 내부 오디오 신호처리를 위한 DSP (Digital Signal Processor)는 TI(Texas Instruments) 사의 TMS320C6701 (Floating point 166 MHz)을 사용하였으며, 인코더 에서는 DSP를 4개까지, 디코더에서는 3개까지 사용하여 구성할 수 있도록 설계하였다. DSP에서는 시스템 제어. 오디오 신호 입 력. 오디오 신호 처리, TS 신호 발생, 비트스트림 출력 등의 처리를 수행하며, 각 DSP는 직렬 및 병렬 접속에 의해 데이터를 전 달한다 현재 본 시스템을 사용하여 2채널의 AAC 코덱을 구현하였으며, 이후 본 시스템을 이용하여 멀티채널 AAC 코덱, MPEG-4 오디오 코덱을 구현할 예정이며. DAB 및 디지털 방송 분야에 활용될 것이다.

• ETRI Journal
• /
• 제19권3호
• /
• pp.228-241
• /
• 1997

In this paper, we present a design of modem and vocoder digital signal processor (DSP) chips for CDMA mobile station. The modem chip integrates CDMA reverse link modulator, CDMA forward link demodulator and Viterbi decoder. This chip contains 89,000 gates and 29 kbit RAMs, and the chip size is $10 mm{\times}10.1 mm$ which is fabricated using a $0.8{\mu}m$ 2 metal CMOs technology. To carry out the system-level simulation, models of the base station modulator, the fading channel, the automatic gain control loop, and the microcontroller were developed and interfaced with a gate-level description of the modem application specific integrated circuit (ASIC). The Modem chip is now successfully working in the real CDMA mobile station on its first fab-out. A new DSP architecture was designed to implement the Qualcomm code exited linear prediction (QCELP) vocoder algorithm in an efficient way. The 16 bit vocoder DSP chip has an architecture which supports direct and immediate addressing modes in one instruction cycle, combined with a RISC-type instruction set. This turns out to be effective for the implementation of vocoder algorithm in terms of performance and power consumption. The implementation of QCELP algorithm in our DSP requires only 28 million instruction per second (MIPS) of computation and 290 mW of power consumption. The DSP chip contains 32,000 gates, 32K ($2k{\times}16\;bit$) RAM, and 240k ($10k{\times}24\;bit$) ROM. The die size is $8.7\;mm{\times}8.3\;mm$ and chip is fabricated using $0.8\;{\mu}m$ CMOS technology.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1994년도 제11회 음성통신 및 신호처리 워크샵 논문집 (SCAS 11권 1호)
• /
• pp.61-64
• /
• 1994

디지털 신호를 처리하기 위해 특별히 제작된 ADSP-2105는 빠른 Fied-point 연산과 Harvard-architecture로 구조화됐기 때문에 빠른 수행연산을 할 수 가 있다. 본 논문은 이 DSP 프로세서를 이용해 음성신호의 실시간 FFT 분석에 관한 방법을 소개한다. 실시간 FFT 분석기로서의 DSP 보드는 크게 음성신호를 받는 입력부분과 FFT를 계산하는 FFT 부분으로 나뉘어지는데, 입력부분은 AD1849로 8KHz로 데이터를 샘플링해 받게 되었고, FFT 부분은 실제로 DSP가 FFT를 수행하는 부분으로 되어있다. 실시간 처리를 구현하기 위해 입력 부분은 두 개의 뱅크로 만들어 한 뱅크에서 음성신호를 받아들이는 동안에 다른 뱅크에서는 FFT를 계산하도록 되어있어서 DSP 보드는 항시 음성신호를 샘플링 할 수 있는 상태를 유지할 수 있다. 그리고 FFT 처리부는 빠른 처리로 음성신호를 샘츨링할 뱅크가 채워지기 전에 실행되게 프로그램되어 있어 실제적으로 모든 음성데이타를 FFT 하게 되어있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
• /
• pp.501-504
• /
• 2000

근본적으로 방대한 양의 실시간 연산을 요구하는 영상 신호처리, 소나, 레이다와 같은 시스템에서는 시스템의 성능을 최대화하기 위해 병렬 신호처리 시스템의 사용이 불가피하다. 본 논문은 방대한 양의 데이터를 실시간으로 처리할수 있는 병렬 신호처리보드를 설계 및 구현하였다. 이 보드는 DSP칩간의 통신과 보드간의 통신이 가능하며, DSP칩이 마스터가 되어 EMIF(External Memory Interface Port)포트를 통해 다른 DSP칩의 지역메모리를 액세스 할수 있다. 또한 외부의 호스트 프로세서가 보드 내의 DSP칩에 프로그램을 다운로딩 할수 있다. 보드간의 통신은 PCI 버스를 통하여 이루어지며, DSP칩간의 통신과 DSP칩과 그의 지역메모리와의 통신은 지역버스를 통해 직접적으로 이루어진다. 보드에서 가장 핵심인 DSP-to-PCI제어기는 하드웨어 언어인 VHDL로 설계하였으며, 시뮬레이션 환경은 Synopsys ＆ ALTERA MaxplusⅡ를 사용하여 검증하였으며, 최종적으로 CPLD(Complex Programable Logic Device)칩을 사용하여 구현하였다.

• The Journal of the Acoustical Society of Korea
• /
• 제25권4E호
• /
• pp.137-141
• /
• 2006

This paper presents HE-AAC decoder optimization on TMS320C55x fixed-point DSP core using a DSP-C like FFR code, which provides fast and flexible porting to a DSP core. Our optimization efforts are focused on methodologies that include general optimization methods of FFR code suitable for general DSP or RISC platform in high-level language and software optimization methods in assembly language level. The implementation result requires 48 MIPS and 135 Kbytes memory space to decode 48 Kbps stereo using real Korean S-DMB data.