• Proceedings of the Korean Society of Marine Engineers Conference
• /
• 2006.06a
• /
• pp.309-310
• /
• 2006

FPGA와 DSP기술을 이용한 여러 변복조방식을 통합하는 다기능 System-On-Chip 보드 개발하여 기존의 아날로그 방식에 비해 확장의 용이성 및 시간 인력의 절감을 가져오며, 향후 디지털 통신 실험 장치에 대한 기술력 확보등을 목표로 하고 있다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.29 no.10C
• /
• pp.1433-1443
• /
• 2004

The power line modem proposed in this paper transmits the remote control signal using CSK(Code Shift Keying) and DS/SS method. The CSK technique provides the increased capacity of transmission and robustness towards noise. Besides, the DS/SS technique provides protection against narrow-band Gaussian interference and multi-path interference. The modem supports full-duplex communication using FDD(Frequency Division Duplex) and the modem structure for forward link is same with that for reverse link. To switch each sub-controlled unit smoothly, 4/$\pi$-DQPSK is adopted for noncoherent demodulation. The PN code for spreading spectrum seues to divide each group which consists of sub-controlled units and Walsh code is used for the M-ary CSK technique. Each block is designed and verified with TMS320C5402 DSP. We show the superiority of the proposed method by analyzing numerically the system performance for the factors of the DS/SS and CSK method ullder additive white Gaussian noise and PBI.

• Proceedings of the IEEK Conference
• /
• 2003.07a
• /
• pp.517-520
• /
• 2003

Orthogonal Frequency Division Multiplexing (OFDM) is a promising technology for high speed multimedia communication in a frequency selective multipath channel. In this paper, Software IPs for the synchronizer of IEEE 802.11a Wireless LAN system are designed and optimized for TI's TMS320C6201 fixed point DSP. As a result of the execution cycles of the target DSP for each functions of the system, an efficient HW/SW partitioning method can be considered.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.12 no.5
• /
• pp.817-826
• /
• 2001

In this paper, we implemented QPSK(Quadrature Phase-Shift Keying) modem which is widely used for communication systems, using a general Digital Signal Processor(DSP), TM320C31. Up to now, almost all of communication systems consist of hardware. However, the implemented system herein is composed of software and hardware part. Software part includes the modulation process, before passing D/A(Digital-to-Analog Converter) and the demodulation process, after passing A/D(Analog-to-Digital Converter) in IF(Intermediate Frequency) node. Hardware part is related to input, output and process of signal. To demonstrate the successful implementation of modem, the output results obtained from DSP processor are compared with the simulated result on the personal computer.

• Electronics and Telecommunications Trends
• /
• v.18 no.6 s.84
• /
• pp.19-26
• /
• 2003

다양한 이동통신기기들을 한 시스템에 수렴시킬 수 있는 기술로서 SDR 기술이 각광받고 있다. 본 논문은 W-CDMA 물리계층 업링크의 트래픽 채널을 DSP로 구현하여 베이스밴드 프로세싱 하는 것을 목적으로 한다. 이러한 소프트웨어 모뎀은 초기화, 소스 데이터 발생, 스프레딩, 스크램블링, 출력단 등으로 이루어진다. 기존의 FPGA, ASIC 등으로 구현된 하드웨어 모뎀을 소프트웨어적인 DSP로 구현할 때 생기는 주요 문제들을 고찰하였다. 로드 밸런싱, 동시성과 실시간성, 버퍼 스킴, 멀티 태스킹, 인터럽트 관리, OVSF 및 스크램블링 코드의 복소수 연산 등이다. 전통적인 구조는 FPGA와 DSP 혼합체인데 각각 칩레벨 프로세싱, 심볼 프로세싱을 담당한다. FPGA와 DSP 혼합체 구조를 넘어서 멀티 DSP를 이용한 병렬처리기법, 또는 reconfiguable 칩을 개발해서 칩레벨 및 심볼 프로세싱을 한 번에 할 수 있는 개발제품도 출시되었다.

• Proceedings of the IEEK Conference
• /
• 2000.09a
• /
• pp.135-138
• /
• 2000

본 논문에서는 DSP Group사의 16 비트 고정 소수점 DSP인 OaKDSP Core를 사용하여 유럽의 이동통신에서 표준으로 사용되고 있는 음성 부호화기 알고리즘인 GSM-EFR (Global System for Mobile communications -Enhanced Full Rate) 을 실시간으로 구현하였다. 구현된GSM-EFR 음성 부호화기의 계산량은 약 24 MIPS가 소요되며, 7.06K 워드의 코드 메모리와 12.19K 워드의 데이터 메모리를 사용하였다. 구현된 음성 부호화기는 ETSI에서 제공하는 시험 벡터 샘플을 모두 통과하였으며, 객관적 평가 툴을 이용하여 지각 평가를 수행한 결과, 32kbps ADPCM과 비슷한 음질을 보였다. 본 논문에서 실시간으로 구현된 GSM-EFR 음성 부호화기는 IMT2000 비동기 방식의 음성 부호화기 표준인 GSM-AMR의 최상위 전송률 모드로서. 앞으로 IMT-2000 비동기식 단말기용 모뎀 ASIC에 탑재할 GSM-AMR 음성부호화기의 구현을 위한 기본 구조로 이용될 예정이다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.2
• /
• pp.24-30
• /
• 2009

In this paper, the FPGA modem platform complying with 3GPP Release 7 eHSPA specifications and its regularized verification flow are proposed. The FFGA platform consists of modem board supporting physical layer requirements, MCU and DSP core embedded control board to drive the modem board, and peripheral boards for RF interfacing and various equipment interfaces. On the other hand, the proposed verification flow has been regularized into three categories according to the correlation degrees of hardware-software inter-operation, such as simple function test, scenario test call processing and system-level performance test. When it comes to real implementations, the emulation verification strategy for low power mobile SoC is also introduced.

• Proceedings of the KIEE Conference
• /
• 2001.11c
• /
• pp.372-375
• /
• 2001

본 논문에서는 고속데이터 전송을 위한 CDMA 모뎀를 구현하였다. 데이터율 1Mbps의 트래픽 5채널에 직교부호를 곱하여 채널을 구분한 후 하나의 채널로 처리하였다. I,Q로 입력된 신호는 복소 곱셈기에서 칩 레이트 8Mcps로 OCQPSK(또는 HPSK) 변조하였다. 복조기는 I,Q의 신호를 역확산한 후 직교부호를 다시 곱하여 각 채널의 데이터를 분리한다. 변복조기의 구현은 클럭 속도 167MHz의 부동 소수점형 프로세서인 TI사의 TMS320C6701 DSP(Digital Signal Processor)를 사용하었고, long code 및 I,Q 채널 PN 코드는 IMT-2000 동기방식과 비동기방식의 규격에 정의된 2가지의 PN코드 발생기를 모두 구현하였다.

• Proceedings of the Acoustical Society of Korea Conference
• /
• autumn
• /
• pp.9-12
• /
• 2001

본 논문에서는 유럽 통신 표준화기구인 ETSI 의 SMGll에서 채택된 GSM Full Rate(FR) 보코더 알고리wma[1]을 Teak DSP Core를 이용하여 실시간 구현하였다. GSM FR 보코더는 유럽에서 사용하는 통신 시스템인 GSM 의 full-rate Traffic Channel(TCH)의 표준 코덱[2]으로서 GSM HR, GSM EFR GSM AMR과 더불어 모뎀칩 내에 장착되는 필수적인 음성 서비스이다. 구현된 GSM FR는 13.05kbps의 비트율을 가지고 있으며, 인코더와 디코더 기능 외에 voice activity detection(VAD)[3]블록과 DTX[4]블록 등의 부가 기능도 구현되어 있다. 구현에 사용된 Teak[5]는 DSP Group 의 16bit고정 소수점 DSP core로서 최대 140MIPS 의 성능을 낼 수 있고 400bits ALU 와 두개의 MAC 이 장착되어 있어 음성 및 채널 부호화기의 실시간 처리에 최적화 되어있다. 구현된 GSM FR 은 인코더와 디코더 부분이 각각 약 235 MIPS 및 1.19MIPS 의 복잡도를 나타내며, 사용된 메모리는 프로그램 ROM 3.9K words, 데이터 ROM(table) 396 words 및 RAM 932words이다.

• Proceedings of the KIPE Conference
• /
• 2002.11a
• /
• pp.195-198
• /
• 2002

본 논문에서는 특정 지역의 전력을 모니터링 하여, 그 결과를 중앙 호스트 컴퓨터로 보내주는 전력 품질 모니터링 시스템의 설계 및 제작에 관해 소개한다. 전력 품질을 진단하기 위하여 배전단의 각 상전압의 반주기 실효값을 측정하고, 매 5분마다의 평균 실효값 및 사고 시 순시 사고 전압의 저장 기능 및 호스트 컴퓨터와의 통신 기능을 담당하기 위해 TMS320LF2407을 이용한 DSP 보드를 제작하였다. 이 기기를 이용하여 얻은 실효값 및 사고 파형은 보드의 확장 커넥터에 접속된 유선 전화통신 모뎀 및 CDMA 또는 PCS 무선 통신 기기를 통하여 외부의 호스트 컴퓨터로 전송된다. 전송된 전압 데이터는 호스트 컴퓨터에서 데이터 베이스로 구축되며 분석 과정을 거쳐 특정 지역의 전력의 품질을 진단하는데 사용된다.