• 제목/요약/키워드: DES and AES Encryption

검색결과 23건 처리시간 0.02초

Rijndael 알고리즘을 이용한 물리 계층 ATM 셀 보안 기법 (ATM Cell Encipherment Method using Rijndael Algorithm in Physical Layer)

  • 임성렬;정기동
    • 정보처리학회논문지C
    • /
    • 제13C권1호
    • /
    • pp.83-94
    • /
    • 2006
  • 본 논문에서는 미국 NIST에서 차세대 암호화 알고리즘으로 채택한 Rijndeal 알고리즘을 적용한 물리 계층 ATM 셀 보안 기법에 관한 것이다. ATM 셀 보안 기법을 기술하기 위해 물리 계층에서의 데이터 암호화 시의 표준 ISO 9160을 만족하는 데이터 보안 장치를 하드웨어로 구현하여 STM-1급(155.52Mbps) 의 ATM 망에서 암호화/복호화 과정을 검증하였다. 기존의 DES 알고리즘이 블럭 및 키 길이가 64 비트이므로 대용량 데이터 처리가 어렵고 암호화 강도가 취약함에 비해, Rijneal 알고리즘은 블럭 크기가 128 비트이며 키 길이는 128, 192, 256 비트 중 선택 가능해 시스템에 적용 시 유연성을 높일 수 있고 고속 데이터 처리 시에 유리하다. 물리 계층 ATM 셀 데이터의 실시간 처리를 위해 Rijndael 알고리즘을 FPGA로 구현한 소자를 사용하여 직렬로 입력되는 UNI(User Network Interface) 셀을 순환 여유 검사 방법을 이용하여 셀의 경계를 판별하고 셀이 사용자 셀인 경우, 목적지의 주소값 등 제어 데이터를 지니고 있는 헤더 부분을 분리한 48 옥텟의 페이로드를 병렬로 변환, 16 옥텟(128 비트) 단위로 3 개의 암호화 모듈에 각각 전달하여 암호화 과정을 마친 후 버퍼에 저장해 둔 헤더를 첨가하여 셀로 재구성하여 전송하여 준다. 수신단에서 복호화 시에는 페이로드 종류를 판별하여, 사용자 셀인 경우에는 셀의 경계를 판별한 다음 페이로드를 128 비트 단위로 3 개의 암호화 모듈에 각각 전달하여 복호화하며, 유지 보수 셀인 경우에는 복호화 과정을 거치지 않는다. 본 논문에 적용한 Rijndael 암호화 소자는 변형된 암복호화 과정을 적용하여 제작된 소자로 기존에 발표된 소자에 비해 비슷한 성능을 지니면서 면적 대 성능비가 우수한 소자를 사용하였다.ochlorococcus의 수층별 평균 풍도의 수직분포는 표면 혼합층에서 유사한 수준을 보이다 이심에서 급격한 감소를 나타냈다. 그러나 TSWP에선 풍도의 급격한 감소가 나타나지 많고 100 m 수심까지 높은 풍도를 나타냈다. Picoeukaryotes는 C-ECS에서 100 m까지 유사한 수준의 풍도를 보였으며, 동해의 $20\sim30\;m$ 수심에선 최대 풍도층이 나타났다.특별한 영향을 미치지 않는 것으로 나타났다. 동일 환자들의 골상태의 변화관찰과 신질환 관련 골감소의 요인을 밝혀내기 위한 추가적인 연구가 필요할 것으로 사료된다. 정확한 진단 및 동반된 질환을 감별하기 위한 노력이 필요하다.심되나 X-ray VCUG로 발견되지 않은 경우에는 RI VCUG를 꼭 시행하는 것이 방광요관역류의 정확한 진단을 하는데 도움이 된다..25% sodium 식이 enalapril군에서 사구체여과율이 증가됨을 관찰할 수 있었다. 4) 신절제술후 남아 있는 신조직무게를 비교하여 보면 24주째 0.25% sodium 식이군, 0.25% sodium 식이 enalapril군, 0.25% sodium 식이 nicardipine군에서 16주째 0.49% sodium 식이군, 0.49% sodium 식이 enalapril군, 0.49% sodium 식이 nicardipine 군보다 의의있게 신조직무게가 증가됨을 관찰할 수 없었다. 5) 0.25% sodium 식이군은 0.49% sodium 식이군과 비교하여 MES의 현저한 감소를 보였고 (0.25% sodium식이군: 12주; $1.97{\pm}0.02$, 24주; $2.06{\pm}0.03$ vs. 0.49% sodium 식이군: 12주; $2.29{\pm}0.09$, 16주; $2.55{\pm}0.

경량 블록 암호 PIPO의 화이트박스 구현 기법 (A White Box Implementation of Lightweight Block Cipher PIPO)

  • 함은지;이영도;윤기순
    • 정보보호학회논문지
    • /
    • 제32권5호
    • /
    • pp.751-763
    • /
    • 2022
  • 최근 세계적으로 사물인터넷 부문의 지출 성장이 높아짐에 따라 이를 암호화하기 위한 경량 블록 암호의 중요성 또한 높아지고 있다. ICISC 2020에 제안된 경량 블록 암호 PIPO 암호화 알고리즘은 Unbalanced bridge 구조를 이용한 SPN 구조의 암호이다. 화이트박스 공격 모델은 공격자가 암호화 동작의 중간값까지 알 수 있는 상태를 의미한다. 이를 대응하기 위한 기법으로 2002년 Chow 등은 화이트박스 구현 기법을 제안하여 DES와 AES에 적용하였다. 본 논문에서는 경량 블록 암호 PIPO 알고리즘에 화이트박스 구현 기법을 적용한 화이트박스 PIPO를 제안한다. 화이트박스 PIPO는 Chow 등이 제안한 화이트박스 AES 대비 테이블의 크기는 약 5.8배, 연산 시간은 약 17배 감소하였다. 또한, 모바일 보안제품에 화이트박스 PIPO를 활용하였으며 적용 범위에 따른 테스트 케이스 별 실험 결과를 제시한다.

디지털 홀로그램의 보안을 위한 고성능 암호화기의 하드웨어 구조 (Hardware Architecture of High Performance Cipher for Security of Digital Hologram)

  • 서영호;유지상;김동욱
    • 방송공학회논문지
    • /
    • 제17권2호
    • /
    • pp.374-387
    • /
    • 2012
  • 본 논문에서는 이산 웨이블릿 패킷 변환을 이용하여 디지털 홀로그램의 중요 성분을 추적하고 암호화하는 알고리즘을 위한 하드웨어를 구현하였다. 웨이블릿 변환과 부대역의 패킷화를 이용한 암호화 방법을 이용하고, 적용된 암호화 기법은 웨이블릿 변환의 레벨과 에너지 값을 선택함으로써 다양한 강도로 암호화가 가능하다. 디지털 홀로그램의 암호화는 크게 두 부분으로 구성되는데 첫 번째는 웨이블릿 변환을 수행하는 것이고, 두 번째는 암호화를 수행하는 것이다. 고속의 웨이블릿 변환을 하드웨어로 구현하기 위해서 리프팅 기반의 하드웨어 구조를 제안하고, 다양한 암호화를 수행하기 위해서는 다중모드를 가지는 블록암호시스템의 구조를 제안한다. 동일한 구조의 반복적인 연산을 통해서 수행되는 리프팅의 특성을 이용하여 단위 연산을 수행할 수 있는 셀을 제안하고 이를 확장하여 전체 리프팅 하드웨어를 구성하였다. 블록 암호시스템의 구성을 위해서 AES, SEED, 그리고 3DES의 블록암호화 알고리즘을 사용하였고 데이터를 최소의 대기시간(최소 128클록, 최대 256클록)만을 가지면서 실시간으로 데이터를 암호화 혹은 복호화시킬 수 있다. 디지털 홀로그램은 전체 데이터 중에서 단지 0.032%의 데이터만을 암호화되더라도 객체를 분간할 수 없었다. 또한 구현된 하드웨어는 $0.25{\mu}m$ CMOS 공정에서 약 20만 게이트의 자원을 사용하였고, 타이밍 시뮬레이션 결과에서 살펴볼 때 약 165MHz의 클록속도에서 안정적으로 동작할 수 있었다.