• 제목/요약/키워드: D/A converter

검색결과 1,277건 처리시간 0.033초

새로운 발룬 회로를 이용한 2 GHz 대역 이중 평형 Star 혼합기의 설계 및 제작 (Design and Fabrication of 2 GHz Doubly Balanced Star Mixer using Novel Balun)

  • 김선숙;이종환;염경환
    • 한국전자파학회논문지
    • /
    • 제15권1호
    • /
    • pp.44-50
    • /
    • 2004
  • 본 논문에서는 FR4(h= 1.6 mm, $\varepsilon_{{\gamma}}$/=4.6) substrate 상에서 2 GHz 대역의 이중 평형 혼합기를 구현하였다. 일반적으로, DBM(Doubly Balanced Mixer)는 2개의 발룬과 쿼드 다이오드로 구성된다. 발룬을 위해, microstrip과 CPS(Coplanar Strip)을 이용한 새로운 발룬 회로가 제안되고, 설계되어졌다. 제안된 발룬의 측정 결과, 1.5 GHz에서 2.5 GHz내에서 위상의 불평형 정도가 180$^{\circ}$$\pm$ $1.5^{\circ}$이내였으며, 진폭의 불평형 정도가 $\pm$ 0.2 ㏈ 이내였다. 발룬을 사용한 DBM이 성공적으로 구현되었으며, 동작 대역 내에서 up/down 변환기로써 변환 손실은 약 6 ㏈ 정도를 보였다. 더 많은 연구를 통해, backside via를 포함하는 프로세스가 있는 MMIC(Monolithic Microwave Integrated Circuit) DBM에 적용 가능할 것이다.d Circuit) DBM에 적용 가능할 것이다.

소형 대공 추적레이다용 전원공급기 개발 (Development of Power Supply for Small Anti-air Tracking Radar)

  • 김홍락;김윤진;이원영;우선걸;김광희
    • 한국인터넷방송통신학회논문지
    • /
    • 제22권4호
    • /
    • pp.119-125
    • /
    • 2022
  • 소형 대공 추적레이다용 전원공급기는 시스템이 잡음의 영향 없이 빠르고 안정적으로 전원을 공급받을 수 있도록 해야 한다. 이를 위하여 신뢰성 있는 전원변환을 위하여 DC-DC 변환기를 많이 적용한다. 또한 DC-DC 변환기의 스위칭 주파수 노이즈가 시스템의 탐지 추적 성능에 영향을 줄 수 있는 False Alarm 과 Ghost 를 유발하지 않도록 해야 하며, 추적 레이다가 동작중 실시간으로 전원을 모니터링 할 수 있는 점검 기능을 보유하고 있어야 한다. 본 연구에서는 소형 대공 추적 레이다에 적용하기 위하여 +28VDC 입력을 받아서 최대 출력 𐩒𐩒𐩒 W, 효율 80% 이상(@100%부하), 출력 전원 6개의 다중 출력 스위칭 전원공급기를 개발하였고 효율 80% 이상을 달성하기 위하여 전력이 큰 출력에 대해서는 DC-DC 변환기를 적용하였고 나머지 소전력 출력에 대해서는 출력 전류 및 노이즈를 고려하여 리니어 레귤레이터를 적용하여 설계 제작하여 시험 결과 100% 부하조건에서 85%의 우수한 효율 특성을 확인하였다.

FPGA를 이용한 유도 전동기의 디지털 전류 제어 시스템 구현 (Implementation of the Digital Current Control System for an Induction Motor Using FPGA)

  • 양오
    • 전자공학회논문지C
    • /
    • 제35C권11호
    • /
    • pp.21-30
    • /
    • 1998
  • 본 논문에서는 FPGA를 이용하여 산업용 구동장치로 널리 사용되고 있는 유도 전동기의 디지털 전류 제어시스템을 구현하였다. 이를 위해 VHDL을 이용하여 FPGA를 설계하였으며 이 FPGA는 PWM 발생부, PWM 보호부, 회전속도 검출부, 프로그램 폭주 방지부, 인터럽트 발생부, 디코더 로직부, 신호 지연 발생부 및 디지털 입·출력부로 각각 구성되어있다. 본 FPGA의 설계시 고속처리의 문제점을 해결하기 위해 클럭전용핀을 활용하였으며 또한 40 MHz에서도 동작할 수 있는 삼각파를 만들기 위해 업다운 카운터와 래치부를 병렬 처리함으로써 고속화하였다. 특히 삼각파와 각종 레지스터를 비교 연산할 때 많은 팬아웃 문제에 따른 게이트 지연(gate delay) 요소를 줄이기 위해 병렬 카운터를 두어 고속화를 실현하였다. 아울러 삼각파의 진폭과 주파수 및 PWM 파형의 데드 타임 등을 소프트웨어적으로 가변 하도록 하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 퀵로직(Quick Logic)사의 pASIC 2 SpDE와 Synplify-Lite 합성툴을 이용하여 로직을 합성하였다. 또한 Verilog HDL 환경에서 최악의 상황들(worst cases)에 대한 최종 시뮬레이션이 성공적으로 수행되었다. 아울러 구현된 FPGA를 84핀 PLCC 형태의 FPGA로 프로그래밍 한 후 3상 유도전동기의 디지털 전류 제어 시스템에 적용하였다. 이를 위해 DSP(TMS320C31-40 MHz)와 FPGA, A/D 변환기 및 전류 변환기(Hall CT) 등을 이용하여 3상 유도 전동기의 디지털 전류 제어 시스템을 구성하였으며, 디지털 전류 제어의 효용성을 실험을 통해 확인하였다.

  • PDF

일축 압축에 의한 시료 파괴 시 수반되는 미소 전위에 대한 기초 연구 (A Basic Study on Micro-Electric Potential accompanied with Specimen Failure during Uniaxial Compressive Test)

  • 김종욱;박삼규;송영수;성낙훈;김정호;조성준
    • 지구물리와물리탐사
    • /
    • 제10권3호
    • /
    • pp.203-210
    • /
    • 2007
  • 자연전위 측정에 의한 산사태나 사면 안정성 모니터링의 기본 연구로 일축 압축에 의한 암석의 파괴 시 수반되는 미소 전위를 측정하였다. 측정시스템은 24 bit의 분해능을 가지며 동시에 8채널 측정이 가능한 A/D 변환기와 일축 압축 시험기, 일축 압축 시 암석의 변형률 측정 장치, 4조의 전위 전극으로 구성된다. 구축된 시스템을 이용하여 화강암, 석회암, 사암의 암석시료와 균질한 시료 상태에서 미소 전위 발생을 모니터링하기 위해 제작한 모르타르 시료에 대하여 실험하였다. 포화된 암석 시료에서는 압력이 가해짐에 따라 모든 시료에서 미소 전위의 발생이 관측되었으며, 하중이 증가함에 따라 발생되는 전위의 세기가 증가하는 것을 확인하였다. 발생 전위의 세기는 사암, 석회암, 화강암의 순으로 크게 나타났는데, 이는 공극률과 비례관계가 있음을 알 수 있었고, 전기동역학적인 관점에서 발생 메커니즘을 설명할 수 있다. 반면, 건조 시료에서는 사암에서만 전위 발생이 관측되었는데 이는 사암에 석영 함량이 많아 발생한 압전 전위에 의한 것으로 이론을 통해 알 수 있었다. 시료에 부착된 4조의 전위전극에서의 측정된 전위세기를 비교한 결과 파괴면에 인접한 전극에서의 전위세기가 다른 전극에 비해 크게 나타나는 것을 확인했다. 이는 다채널 SP 모니터링을 통해 산사태나 사면 붕괴 지점을 미리 예측할 수 있는 긍정적인 결과로서 향후 음향방사(acoustic emission)와 동시에 측정하여 정확한 파괴면과 미소 전위세기와의 정량적 상관관계를 규명할 예정이다.

선박엔진성능분석용 웹기반 장기모니터링시스템 구현 (Long-term Monitoring System for Ship's Engine Performance Analysis Based on the Web)

  • 권혁주;양현숙;김민권;이성근
    • Journal of Advanced Marine Engineering and Technology
    • /
    • 제39권4호
    • /
    • pp.483-488
    • /
    • 2015
  • 본 논문에서는 엔진유지관리 개선을 위해 Web 기반 선박엔진성능분석용 장기모니터링시스템을 구현하고자 한다. 이 시스템은 시뮬레이터, 다채널 A/D 변환기가 내장된 감시모듈, 모니터링 컴퓨터, 네트워크저장기(NAS), RS485 및 무선인터넷 통신시스템으로 구성된다. 기존 제품은 각 엔진마다 압력센서를 설치하고 이를 감시모듈에서 실시간으로 계측한 후 통신에 의해 현장 제어실 PC나 Web 상에서 모니터링이 가능하지만 많은 샘플링 압력데이터 용량으로 인해 통신전송속도가 느려지고, 장기모니터링에 오류가 발생할 수 있다. 이와 같은 문제점을 개선하기 위하여 본 논문에서는 각 실린더별 압력센서에서 받은 원본 압력데이터는 NAS에 저장하고, 원본 압력데이터를 구간별 다운샘플링을 하여 제어실에서 장기모니터링하고, Web에서의 장기모니터링을 위하여 다운샘플 데이터를 무선전송 한다. 제안한 방식에서는 전송량을 1/10로 하였으므로 작은 용량을 가진 메모리를 사용할 수 있고, 빠른 통신속도를 유지할 수 있어 통신비용이 절감되며, 화면전체에 약 30일간의 장기모니터링이 가능하여 엔진의 유지관리에 큰 기여를 할 수 있을 것으로 사료된다.

주파수 매핑 함수를 이용한 광대역 주파수 자동 채널 선택용 디지털 TV 튜너 (The Broadband Auto Frequency Channel Selection of the Digital TV Tuner using Frequency Mapping Function)

  • 정영준;김재영;최재익;박재홍
    • 한국통신학회논문지
    • /
    • 제25권4B호
    • /
    • pp.613-623
    • /
    • 2000
  • 8-VSB(Vestigial Side-Band) 변조 기술을 이용하여 ATSC(Advanced Television Systems Committee) 규격을 만족하는 디지털 TV 튜너를 개발하였다. 이중(double)주파수 변환 및 능동 트래킹 여파기를 튜너 전치단에 이용하여 이미지 응답 및 IF(Intermediate Frequency)Beat 성분들의 억압, 인접 채널과 다채널 수신 시 상호 간섭배제 성능을 만족할 수 있도록 이용하였다. 그러나 NTSC(National Television Systems Committee) 튜너와는 달리, 이중 주파수 변환을 이용하는 디지털 TV 튜너는 트래킹 필터 및 첫 번째 전압제어발진기 사이의 주파수 상관 관계가 존재하지 않는다. 이러한 문제점을 해결하기 위하여 본 논문에서는 마이크로 콘트롤러, EEPROM(Electrically Erasable Programmable Read Only Memory), 디지털/아날로그 변환기, 차동 증폭기 및 스위치 드라이버가 조합된 하드웨어 및 트래킹 전압에 따른 주파수 특성에 대한 주파수 매핑을 구하여 자동 주파수 선택이 가능한 변형된 구조 및 방법을 제시하였다.

  • PDF

미연 배기가스 점화 기술과 탄화수소 흡착기를 이용한 배기저감 (Exhaust Emissions Reduction using Unburned Exhaust Gas Ignition Technology and Hydrocarbon Adsorber)

  • 김충식;천준영;최진욱;김득상;김인탁;이윤석;엄인용;조용석
    • 대한기계학회:학술대회논문집
    • /
    • 대한기계학회 2000년도 추계학술대회논문집B
    • /
    • pp.150-155
    • /
    • 2000
  • Exhaust emissions from vehicles are the main source of air pollution. Many researchers are trying to find the way of reducing vehicle emissions, especially in the cold transient period of the FTP-75 test. In this study, UEGI (Unburned Exhaust Gas Ignition) technology, warming up the close-coupled catalytic converter (CCC) by igniting the unburned exhaust mixture using two glow plugs installed in the upstream of the catalyst, was developed. It was applied to an exhaust system with a hydrocarbon adsorber to ensure an effective reduction of HC emission during the cold start period. Results showed that the CCC reaches the light-off temperature (LOT) in a shorter time compared with the baseline exhaust system, and HC and CO emissions are reduced significantly during the cold start.

  • PDF

저면적 12비트 연속 근사형 레지스터 아날로그-디지털 변환기 (The Low Area 12-bit SAR ADC)

  • 성명우;최근호;김신곤;;;;최승우;;류지열;노석호;길근필
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2015년도 추계학술대회
    • /
    • pp.861-862
    • /
    • 2015
  • In this paper we present a low area 12-bit SAR ADC (Successive Approximation Register Analog-to-Digital Converter). The proposed circuit is fabricated using Magnachip/SK Hynix 1-Poly 6-Metal $0.18-{\mu}m$ CMOS process, and it is powered by a 1.8-V supply. Total chip area is reduced by replacing the MIM capacitors with MOS capacitors instead of the capacitors consisting of overall part in chip area. The proposed circuit showed improved power dissipation of 1.9mW, and chip area of $0.45mm^2$ as compared to conventional research results at the power supply of 1.8V. The designed circuit also showed high SNDR (Signal-to-Noise Distortion Ratio) of 70.51dB, and excellent effective number of bits of 11.4bits.

  • PDF

원전에 사용되는 직류전압제어 대전류원의 개발 (Large-Scale Current Source Development in Nuclear Power Plant)

  • 김종호;최규식
    • 한국항행학회논문지
    • /
    • 제28권3호
    • /
    • pp.348-355
    • /
    • 2024
  • 원전해체 시 대용량 처분시스템을 구동하거나 운영 중 제어봉 구동장치 제어시스템과 같은 대규모 측정전류를 요하는 중요설비를 측정 및 테스트하기 위해서는 측정 매체로서 안정적으로 전류를 공급할 수 있는 전류원이 필요하다. 그러나, 흔히 말하는 전원공급기는 전압원으로서 전압만을 내기 때문에 측정부하에 관계없이 일정한 전류를 공급할 수 있는 전류원 역할을 하지 못한다. 전류원은 전압원과 달리 제품을 만들기가 쉽지 않다. 원전 부품의 전류-전압 변환시험과 같은 건전성을 평가하기 위해서는 정상전류치보다 몇십배 훨씬 큰 수십 mA나 암페어 수준의 전류를 인가하여 테스트를 수행해야 하기 때문에 암페어(ampere) 단위의 전류를 공급할 수 있는 전류원이 필수적이다. 따라서 본 개발품에서는 이러한 필요에 의하여 입력이 전압으로 나타나는 전압원을 이용하여 측정대상에 원하는 전류를 일정하게 공급할 수 있는 전압제어으로서 대용량 전류를 공급할 수 있는 직류전압제어 대전류원을 개발하였다. 개발된 제품의의 신뢰성을 확인하기 위하여 원전에서 사용되는 실제의 데이터값을 적용하여 테스트하였으며, 그 결과를 분석하여 선택회로의 정당성을 입증하였다.

블라인드 워터마킹을 내장한 실시간 비디오 코덱의 FPGA기반 단일 칩 구조 및 설계 (FPGA-based One-Chip Architecture and Design of Real-time Video CODEC with Embedded Blind Watermarking)

  • 서영호;김대경;유지상;김동욱
    • 한국통신학회논문지
    • /
    • 제29권8C호
    • /
    • pp.1113-1124
    • /
    • 2004
  • 본 논문에서는 입력 영상을 실시간으로 압축 및 복원할 수 있는 하드웨어(hardware, H/W)의 구조를 제안하고 처리되는 영상의 보안 및 보호를 위한 워터마킹 기법(watermarking)을 제안하여 H/W로 내장하고자 한다. 영상압축과 복원과정을 하나의 FPGA 칩 내에서 처리할 수 있도록 요구되는 모든 영상처리 요소를 고려하였고 VHDL(VHSIC Hardware Description Language)을 사용하여 각각을 효율적인 구조의 H/W로 사상하였다. 필터링과 양자화 과정을 거친 다음에 워터마킹을 수행하여 최소의 화질 감소를 가지고 양자화 과정에 의해 워터마크의 소실이 없으면서 실시간으로 동작이 가능하도록 하였다. 구현된 하드웨어는 크게 데이터 패스부(data path part)와 제어부(Main Controller, Memory Controller)로 구분되고 데이터 패스부는 영상처리 블록과 데이터처리 블록으로 나누어진다. H/W 구현을 위해 알고리즘의 기능적인 간략화를 고려하여 H/W의 구조에 반영하였다. 동작은 크게 영상의 압축과 복원과정으로 구분되고 영상의 압축 시 대기지연 시간 없이 워터마킹이 수행되며 전체 동작은 A/D 변환기에 동기하여 필드단위의 동작을 수행한다. 구현된 H/W는 APEX20KC EP20K600CB652-7 FPGA 칩에서 69%(16980개)의 LAB(Logic Array Block)와 9%(28352개)의 ESB(Embedded System Block)을 사용하였고 최대 약 82MHz의 클록주파수에서 안정적으로 동작할 수 있어 초당 67필드(33 프레임)의 영상에 대해 워터마킹과 압축을 실시간으로 수행할 수 있었다.