• 정보보호학회논문지
• /
• 제25권3호
• /
• pp.509-517
• /
• 2015

전력소비를 이용한 부채널 분석은 Chip 기반의 보안디바이스의 키를 해독하는 효과적인 방법으로 알려져 있다. 기존의 전력소비정보는 저항의 직렬연결을 이용한 전압분배 방식을 사용한다. 이 방법은 디바이스에 인가되는 전압의 크기에 종속적이며. 그 크기가 작은 경우 노이즈의 영향을 크게 받아 신호 왜곡이 발생되고, 일부 신호 손실이 발생된다. 이와 같은 이유는 부채널 분석의 성능을 저하 시킨다. 본 논문에서는 OP-Amp를 이용한 전류-전압 변환방식을 적용하여 전력소비 정보를 계측함으로써 부채널 분석의 성능을 향상시킬 수 있는 방법을 제시한다. OP-Amp를 이용한 전류-전압 변환방식을 사용하여 전력소비 정보에 포함되는 노이즈의 영향을 줄일 수 있다. 따라서 부채널 분석의 성능을 향상됨을 실험을 통해 검증한다.

• Transactions on Electrical and Electronic Materials
• /
• 제12권6호
• /
• pp.262-266
• /
• 2011

A simulation study of a current-mode direct current (DC)-DC boost converter is presented in this paper. This converter, with a fully-integrated power module, is implemented by using bipolar complementary metal-oxide semiconductor (BiCMOS) technology. The current-sensing circuit has an op-amp to achieve high accuracy. With the sense metal-oxide semiconductor field-effect transistor (MOSFET) in the current sensor, the sensed inductor current with the internal ramp signal can be used for feedback control. In addition, BiCMOS technology is applied to the converter, for accurate current sensing and low power consumption. The DC-DC converter is designed with a standard 0.35 ${\mu}m$ BiCMOS process. The off-chip inductor-capacitor (LC) filter is operated with an inductance of 1 mH and a capacitance of 12.5 nF. Simulation results show the high performance of the current-sensing circuit and the validity of the BiCMOS converter. The output voltage is found to be 4.1 V with a ripple ratio of 1.5% at the duty ratio of 0.3. The sensing current is measured to be within 1 mA and follows to fit the order of the aspect ratio, between sensing and power FET.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년 학술대회 논문집 정보 및 제어부문
• /
• pp.606-608
• /
• 2006

This paper describes a 8bit 10MS/s low power pipelined analog-to-digital converter(ADC). To reduce power consumption in proposed ADC, a high gain op-amp that consumes large power in MDAC(multiplying DAC) of conventional pipelined ADC is replaced with simple comparator and current sources. Moreover, differential charge transfer amplifier technique with latch in the sub-ADC reduces the power consumption to less than half compared with the conventional sub-ADC which use high speed comparator. The proposed ADC shows the power consumption of 1.8mW at supply voltage of 1.8V. This proposed ADC is suitable to apply to the portable display device. The circuit was implemented with 0.18um CMOS technology and the core size of circuit is 2.5mm${\times}$1mm.

• 한국산학기술학회논문지
• /
• 제13권6호
• /
• pp.2484-2490
• /
• 2012

본 연구는 EV용 전기차동차의 차세대 에너지원인 리튬이온 배터리 팩을 관리하는 BMS의 성능 검증을 위한 시뮬레이터의 Cell simulation 보드와 이를 컨트롤 할 수 있는 임베디드 프로그램을 개발 하였다. 그리고 시뮬레이터의 속도를 향상시키고, 시스템 단가를 낮출 수 있는 Amplifier를 직렬로 연결하는 방식을 고안하여 OP amp와 트랜지스터를 직렬로 연결하였다. 또한, DAC를 채널마다 사용하여 채널간 절연(isolation)성능 을 기존 방식보다 향상 시켰다. 그리고 전류 제한 보호회로를 구성하여, 외란으로부터 보드를 보호 할 수 있도록 하였다. 개발된 시뮬레이터의 성능 검증을 위하여 각 셀에 5V부터 0.5V까지 0.5V의 크기로 전압을 강하 시키면서 총 10번의 실험을 하였다. 실험 데이터의 유의성 분석 결과, 모든 실험 조건에서 평균 0.001~0.004V 표준 편차로 출력되는 것을 확인하였으며, 이를 통하여 본 시뮬레이터가 높은 유의성 및 반복성을 가지는 시스템임을 확인 할 수 있었다.