• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.307-307
• /
• 2014

정보화 시대로 접어들면서 동일한 공간에 더 많은 정보를 저장할 수 있고, 보다 빠른 동작이 가능한 비휘발성 메모리 소자에 대한 요구가 증가하고 있다. 하지만, 최근 비휘발성 메모리 소자 관련 연구보고에 따르면, 메모리 소자의 소형화 및 직접화 측면에서, 전하 저장을 기반으로 하는 기존의 Floating-Gate(FG) Flash 메모리는 20 nm 이하 공정에서 한계가 예측 되고 있다. 따라서, 이러한 FG Flash 메모리의 한계를 해결하기 위해, 기존에 FET 기반의 FG Flash 구조와 같은 3 terminal이 아닌, Diode와 같은 2 terminal로 동작이 가능한 ReRAM, PRAM, STT-MRAM, PoRAM 등 저항변화를 기반으로 하는 다양한 종류의 차세대 메모리 소자가 연구되고 있다. 그 중, 저항 변화 메모리(ReRAM)는 CMOS 공정 호환성, 3D 직접도, 낮은 소비전력과 빠른 동작 속도 등의 우수한 동작 특성을 가져 차세대 비휘발성 메모리로 주목을 받고 있다. 또한, 상하부 전극의 2 terminal 만으로 소자 구동이 가능하기 때문에 Passive Crossbar-Array(CBA)로 적용하여 플래시 메모리를 대체할 수 있는 유력한 차세대 메모리 소자이다. 하지만, 이를 현실화하기 위해서는 Passive CBA 구조에서 발생할 수 있는 Read Disturb 현상, 즉 Word-Line과 Bit-Line을 통해 선택된 소자를 제외하고 주변의 다른 소자를 통해 흐르는 Sneak Leakage Current(SLC)를 차단하여 소자의 메모리 State를 정확히 sensing하기 위한 연구가 선행 되어야 한다. 따라서, 현재 이러한 이슈를 해결하기 위해서, 많은 연구 그룹에서 Diodes, Threshold Switches와 같은 ReRAM에 Selector 소자를 추가하는 방법, 또는 Self-Rectifying 특성 및 CRS 특성을 보이는 ReRAM 구조를 제안 하여 SLC를 차단하고자 하는 연구가 시도 되고 있지만, 아직까지 기초연구 단계로서 아이디어에 대한 가능성 정도만 보고되고 있는 현실 이다. 이에 본 논문은 Passive CBA구조에서 발생하는 SLC를 해결하기 위한 새로운 아이디어로써, 본 연구 그룹에서 선행 연구로 확보된 안정적인 저항변화 물질인 SiN를 정류 특성을 가지는 n-Si/Ti 기반의 Schottky Diode와 결합함으로써 기존의 CBA 메모리의 Read 동작에서 발생하는 SLC를 차단 할 수 있는 1SD-1R 구조의 메모리 구조를 제작 하였으며, 본 연구 결과 기존에 문제가 되었던 SLC를 차단 할 수 있었다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제6권2호
• /
• pp.244-253
• /
• 2000

병렬 컴퓨터의 메시지 전달에서 응용에 관계없이 일반적으로 우수한 경로 지정 및 스위칭 정책은 존재하지 않으므로, 사용자가 응용에 따라서 정책을 변경할 수 있게 하는 것이 바람직하다. 본 논문에서는 마이크로프로세서 구조에 기초한 경로 지정 엔진과는 달리, 성능의 감소 없이 융통성 있는 경로 지정과 스위칭 기능을 수행할 수 있는 조견표(look-up table) 경로 지정 엔진의 구현에 대하여 기술한다. 제안된 경로 지정 엔진은 조견표의 내용을 바꿈으로써 웜홀(wormhole), 가상 컷스루우(virtual cut-through) 및 패킷 스위칭(packet switching) 등은 물론, 다양한 경로 지정 알고리즘의 혼성(hybride)스위칭을 구현할 수 있다. 경로 지정 엔진의 조견표는 파이프라인 구조로 되어 있어, 하나의 플릿(flit) 정도의 저 지연을 가지므로, 단일 경로 지정 및 스위칭 정책을 하드와이어(hardwired)로 구현한 경우 보다 큰 성능의 감소 없이 다중의 경로 지정 동작을 중첩할 수 있다. 제안된 4개의 파이프 라인단은 해저드(hazard)를 일으키지 않으므로, 고 비용의 포워딩(forwarding) 회로가 필요 없다. 경로 지정 엔진은 시간공유의 컷스루우 버스나 크로스바(crossbar) 스위치를 갖는 단일 경로로 되어 있는 4개의 물리적 경로를수용할 수 있다. 제안된 경로 지정 엔진은 Xilinx 4000XL 시리즈 FPGA를 사용하여 구현되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.63-63
• /
• 2011

비정질 반도체/절연체의 직류와 교류 전도도 스펙트럼은 주파수에 대한 거듭제곱의 법칙 (power-law)을 따르는 보편성이 있음이 확인되었다. 이러한 보편성은 다양한 비정질 반도체/절연체 물질에서 공통적으로 관찰되었으며 현재까지 이 보편성의 물리학적 원인이 정확히 규명되지 않고 있다. 이 보편성을 설명하기 위한 모델로서 비정질 반도체/절연체 내의 전자/정공의 호핑 전도기구 (hopping conduction mechanism)가 제시된 바 있으며 다양한 비정질 시스템의 전도도 스펙트럼 해석에 인용되고 있다. 그러나 직.교류 전도기구 사이의 상이함에 대한 이견이 있으며 현재까지 정확히 규명된 바 없다. 본 연구에서는 비정질 GeSe 반도성 물질의 전도도 스펙트럼을 10 Hz-1 MHz 주파수 대역에서 측정하였으며 이를 위해 백금 상.하부 전극을 갖는 크로스바(crossbar)형의 금속-절연체-금속구조의 2단자 소자를 제작하였다. 측정 스펙트럼으로부터 본 연구의 GeSe 물질이 앞서 언급한 비정질 물질의 보편성에 부합함을 확인하였으며 스펙트럼 내의 직류와 교류 성분을 명확히 분리할 수 있었다. 직.교류 전도도 스펙트럼의 명확한 기구 분리를 위하여 4개의 상이한 면적을 갖는 크로스바에 대한 측정을 실시하였으며 그 결과로 직.교류 전도도의 상이한 면적 의존성을 관찰하였고 이를 근거로 직.교류 전도도가 서로 다른 전도기구에 기인함을 간접적으로 알 수 있었다. GeSe의 전도도 스펙트럼의 온도 의존성 실험을 위해 시편의 온도를 20-300 K 범위에서 변화시키며 전도도 스펙트럼을 측정하였으며 이를 통해 교류 전도도 스펙트럼 내에 상이한 두 개의 전도 기구가 혼재해있음을 규명하였다.

• 한국컴퓨터정보학회논문지
• /
• 제11권1호
• /
• pp.157-165
• /
• 2006

본 논문에서는 출력 버퍼형 탠덤크로스포인터 멀티캐스트 ATM 스위인 MTCOS 스위치를 제안한다. MTCOS 스위치는 라우팅 구조가 간단한 다수의 크로스포인터 스위치 패브릭으로 구성된 TCSF와 효율적 멀티캐스팅을 위한 집중화기 출력 버퍼로 구성된다. TCSF는 셀프 라우팅 크로스바 스위치가 갖는 셀 지연 편차 문제를 개선하고, 또한 하나의 입력에서 다수 출력 포트들로 다수의 동시 경로를 제공하며, 간단한 소프트웨어적 설정을 통해 다중 채널 스위칭을 제공하며, 확장성, 고성능, 모듈화 특성을 갖는다. MTCOS에서 제공되는 공유 트래픽 집중화 및 출력 큐잉 방식은 다양한 멀티캐스트 트래픽에 대해 낮은 셀 손실율과 낮은 지연시간을 보인다. 또한 동일 Knockout 집중화율을 달성하기 위해 SCOQ와 Knockout 멀티캐스트 스위치 보다 낮은 하드웨어 복잡도를 갖는다. 해석적 및 컴퓨터 시뮬레이션을 통해 임의의 트래픽에 대해 제안된 스위치가 높은 성능을 달성할 수 있음을 보였다.

• 대한전자공학회논문지TC
• /
• 제43권12호
• /
• pp.83-88
• /
• 2006

본 논문에서는 일반적인 손실매질의 다층구조로 이루어진 마이크로 스트립선로의 손실특성의 개선을 위한 새로운 구조를 제안한다. MIS(도체-부도체-반도체) 구조로 된 전송선로를 해석하기 위하여 기본적으로 특성임피던스와 전파상수의 추출에 기초한 일반적인 특성화 절차가 사용되고, Si와 SiO2층 사이에 0전위를 가진 도체를 일정한 간격의 주기적인 배열로 고안된 새로운 모델의 MIS구조에 대한 유한차분법을 이용한 해석방법이 사용된다. 특히 전송선로에 대한 유전체의 영향을 줄이기 위하여 0전위를 가진 주기적인 결합의 도체로 이루어진 구조가 시간영역의 신호를 통해 시험된다. 다양한 손실률을 가진 불완전 유전체에 따른 전압 및 전류의 크기뿐만 아니라 주파수 의존적인 추출된 전송선로 파라미터와 등가회로 파라미터가 주파수 함수로서 나타내진다. 특히 본 논문에서 제안한 새로운 구조의 불완전 유전체에 대한 전송선로 파라미터가 주파수 함수로 구해진다.

• 정보처리학회논문지C
• /
• 제9C권1호
• /
• pp.65-72
• /
• 2002

본 논문에서는 ATM 기반 MPLS(Multi-Protocol Label Switch)망에서 라우터의 레이블 공간을 효율적으로 사용하여 망의 확장성을 높이기 위한 방안인 레이블 통합 기능이 탑재된 고속 Crossbar Switch론 구현한다. 차등서비스(Differentiated Service)와 레이블 통합 기능을 동시에 수행 할 수 있는 적합한 하드웨어 구조를 제안한다. 본 논문에서는 각 코어 LSR(Label Switch Router)의 출력버퍼에서 망 폭주 발생 가능성이 있을 시 EPD(Early Packet Discard) 알고리즘을 통한 적응적 폭주 제어 방법을 사용하므로써 네트워크 자원의 낭비론 막았으며, 제안한 VC(Virtual Channel)-merge 기법의 정당성을 입증하기 위하여 Non VC-merge 기법과의 비교 분석을 시뮬레이션을 통하여 수행하였다. 제안한 VC-merge가능한 스위치는 VHDL로 모델링하여 합성 설계하고, 삼성 0.5m SOG 공정으로 팁을 제작하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제5권5호
• /
• pp.639-650
• /
• 1999

일반적으로 성능 관리는 성능 감시, 성능 분석, 그리고 성능 조정의 작업을 반복함으로써 이루어진다. 본 논문에서는 주전산기 IV로 개발된 고속 병렬 컴퓨터 SPAX(Scalable Parallel Architecture Computer based on Crossbar Network)에서 사용할 수 있는 성능 감시기와 성능 조정 도구의 설계와 구현에 대해 기술한다. SPAX는 지역 메모리를 갖는 노드들이 내부 네트워크로 연결되어, 클러스터를 구성하는 계층적인 구조를 이루고 있다. 따라서, SPAX에서 효과적인 성능 감시를 하기 위해서는 SPAX의 계층적 구조를 반영한 새로운 성능 감시기가 필요로 하게 되었다. 구현된 성능 감시기는 SPAX의 노드와 클러스터, 그리고 전체 시스템 상태를 실시간으로 감시할 수 있는 기능을 제공한다. 그리고, 구현된 성능 조정 도구는 SPAX에서 시스템 성능에 관련된 변수 값을 변경할 수 있는 기능들을 제공한다. 관리자는 구현된 성능 감시기와 성능 조정 도구를 이용하여 SPAX에서 보다 효과적인 성능 관리를 수행할 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.31-32
• /
• 2010

In our previous reports [1-3], electron transport for the switching and memory devices using alkyl thiol-tethered Ru-terpyridine complex compounds with metal-insulator-metal crossbar structure has been presented. On the other hand, among organic memory devices, a memory based on the OFET is attractive because of its nondestructive readout and single transistor applications. Several attempts at nonvolatile organic memories involve electrets, which are chargeable dielectrics. However, these devices still do not sufficiently satisfy the criteria demanded in order to compete with other types of memory devices, and the electrets are generally limited to polymer materials. Until now, there is no report on nonvolatile organic electrets using nano-interfaced organic monomer layer as a dielectric material even though the use of organic monomer materials become important for the development of molecularly interfaced memory and logic elements. Furthermore, to increase a retention time for the nonvolatile organic memory device as well as to understand an intrinsic memory property, a molecular design of the organic materials is also getting important issue. In this presentation, we report on the OFET memory device built on a silicon wafer and based on films of pentacene and a SiO2 gate insulator that are separated by organic molecules which act as a gate dielectric. We proposed push-pull organic molecules (PPOM) containing triarylamine asan electron donating group (EDG), thiophene as a spacer, and malononitrile as an electron withdrawing group (EWG). The PPOM were designed to control charge transport by differences of the dihedral angles induced by a steric hindrance effect of side chainswithin the molecules. Therefore, we expect that these PPOM with potential energy barrier can save the charges which are transported to the nano-interface between the semiconductor and organic molecules used as the dielectrics. Finally, we also expect that the charges can be contributed to the memory capacity of the memory OFET device.[4]

• 마이크로전자및패키징학회지
• /
• 제27권1호
• /
• pp.25-29
• /
• 2020

광화학증착법 (PMOD; photochemical metal-organic deposition)을 이용하여 photoresist 및 etching 공정없이 pattern 된 TiO_x resistive switching (RS) 소자를 제작 및 그 특성을 평가하였다. Ti(IV) 2-ethylhexanoate를 출발물질로 사용하였으며 UV 노출시간 10 min에 광화학반응이 완료됨을 FTIR 분석을 통하여 확인하였다. 200 ℃ 이하 저온공정에서 직접패턴 된 20 nm 두께의 비정질 TiO_x 박막의 균일한 두께의 패턴형성을 Atomic Force Microscopy를 통하여 확인하였다. 별도의 상형성을 위한 후 열처리 공정 없이 4 ㎛ 선폭의 전극위에 형성된 20 nm 두께의 비정질 TiO_x RS 소자는 4V 동작전압에서 on/off ratio 20의 forming-less RS 특성을 나타내었다. Electrochemical migration에 영향을 미치는 grain boundary가 없어 소자간 신뢰성 향상이 기대되며, flexible 기판 또는 저온공정이 요구되는 메모리 소자 공정에서 PMOD 공정이 응용될 수 있음을 보여준다. Selector를 이용하여 crossbar array 구조를 도입할 경우 매우 간단한 구조의 저비용 메모리 소자를 구현할 수 있을 것으로 기대 된다.

• 전자공학회논문지C
• /
• 제36C권10호
• /
• pp.17-28
• /
• 1999

본 논문에서는 ASIC 설계 회로를 빠른 시간 내에 구현 및 검증할 수 있는 에뮬레이션 시스템 ACE(ASIC Emulator)를 제안한다 ACE는 EDIF 번역기, 라이브러리 변환기, 기술 맵퍼, 회로 분할기, LDF 생성기를 포함하는 에뮬레이션 소프트웨어와 에뮬레이션 보드, 논리 분석기를 포함하는 에뮬레이션 하드웨어로 구성된다. 기술 맵퍼는 회로 분할과 논리 함수식 추출, 논리 함수의 최소화, 논리 함수식의 그룹핑의 세 과정으로 이루어지며, 같은 기본 논리 블록에 할당되는 출력의 적항과 변수들을 많이 공유하게 하여 기본 논리 블록 수와 최대 레벨 수를 최소화한다. 에뮬레이션 보드의 배선 구조와 FPGA 칩이 갖는 제한 조건들을 만족시키면서 서로 다른 칩 사이에 연결된 신호선 뿐만 아니라 서로 다른 그룹 사이에 연결된 신호선 수의 최소화를 목적 함수로 하는 새로운 회로 분할 알고리듬을 제안한다 여러 FPGA 칩으로 구성된 에뮬레이션 보드는 완전 그래프와 부분 그래프를 결합한 새로운 배선 구조로 회로의 크기에 관계없이 칩 사이의 지연 시간을 최소화하도록 설계하였다. 논리 분석기를 이용하여 구현된 회로에서 검증을 원하는 내부신호에 대한 파형을 PC의 모니터로부터 관측할 수 있다. 제안한 에뮬레이션 시스템의 성능을 평가하기 위하여 상용 회로중 하나인 화면4분할기 회로를 에뮬레이션 보드상에 설계하여 동작 시간과 기능을 확인한 결과, 14.3MHz의 실시간 동작과 함께 기능이 완전함을 확인할 수 있었다.