• 제목/요약/키워드: CoreChart Software

검색결과 3건 처리시간 0.017초

Research on Using Six Sigma Tool to Reduce the Core Process Time

  • Chung, Yi-Chan;Yen, Tieh-Min;Hsu, Yau-Wen;Tsai, Chih-Hung;Chen, Ching-Piao
    • International Journal of Quality Innovation
    • /
    • 제9권1호
    • /
    • pp.94-102
    • /
    • 2008
  • When facing the global severe competition, the enterprises all try their best to upgrade the quality, reduce the costs to reach the goal of customer satisfaction. Motorola was the earliest firm creating the term Six Sigma (6 ${\sigma}$); GE was the enterprise successfully fulfilling Six Sigma. The success of these two firms revealed the prominent effects and became the world-class model enterprises. The main purpose of promoting Six Sigma activity was to reduce the possible defects in the business process to the least through designing and monitoring business process in order to reach the goals such as the best quality and efficiency, the lowest costs, the shortest circular process time, maximum profits and customer satisfaction. This research used the Six Sigma technique to improve the business process of ceramics manufacturing plant and find out the major factors of slower core task time by the analytical process of Process Mapping, Pareto Chart, Simu18 simulation software and figures and proposed the improvement measures. Through the confirmation of the case companies, it successfully reduced the core process time and the organizational costs and increased the capacity.

Hybrid 내장형 시스템의 설계공간탐색을 위한 시간분석 시뮬레이터의 설계 및 구현 (A Design and Implementation of a Timing Analysis Simulator for a Design Space Exploration on a Hybrid Embedded System)

  • 안성용;심재홍;이정아
    • 정보처리학회논문지A
    • /
    • 제9A권4호
    • /
    • pp.459-466
    • /
    • 2002
  • 최근의 내장형 시스템은 유연성을 유지하고 시간 제약사항을 만족하기 위해서 일반적인 프로세서와 FPGA와 같은 재구성 가능한 부품을 결합하는 Hybrid 시스템을 사용하는 추세이다. 이러한 내장형 시스템은 구축하는 설계 시간을 단축하여 짧은 시간 안에 시장에 진입하는 것이 아주 중요하다. 새로이 주목받고 있는 연구분야인 설계공간탐색은 실제 시스템을 제작하지 않고도 시스템 수준에서 어플리케이션의 성능을 분석하여 최소의 비용으로 시스템에서 요구하는 제약사항을 만족하는 구조를 예측하는 것을 가능하게 한다. 본 논문에서는 Hybrid 내장형 시스템의 설계공간탐색을 위한 시간분석 시뮬레이터를 선계하고 구현하였다. 시스템 설계변수를 변화하면서 정량적인 성능 데이타를 이용하여 설계공간 탐색을 가능하게 하는 Y-Chart 방법을 Hybrid 시스템의 경우에 적용하여 시뮬레이터를 확장 구현하였으며, 기존의 소프트웨어 시간 분석 도구 및 하드웨어 시간분석도구를 활용한다. 본 논문에서 제시하는 시간분석 시뮬레이터는 Hybrid 내장형 시스템의 설계 비용과 시간을 현저하게 줄이면서, 최적의 하드웨어 구성을 찾는 설계공간탐색의 핵심 모듈로 활용될 것으로 기대된다.

DNA 마이크로어레이 프린팅을 위한 사용자 인터페이스 적용기술 (Implementation of User Interface for DNA Micro Array Printing Technology)

  • 박재삼
    • 한국전자통신학회논문지
    • /
    • 제8권12호
    • /
    • pp.1875-1882
    • /
    • 2013
  • 마이크로 어레이 기술은 유전자 네트워크의 순서 와 게놈의 통합과 같은 많은 업적을 기여하고 있으며, 이러한 기술은 유전자 발현의 패턴을 조사하기 위한 수단 등으로 잘 확립 되어있다. DNA 마이크로배열은 Affymetric 칩을 이용하여 대량의 DNA 서열을 합성 할 수 있는데 기존의 DNA 어레이 스포팅에는 일반적으로 접촉방식과 압전전자 방법등 두가지 유형이 있다. 접촉방법은 유리 슬라이드 표면과 접촉하도록 스포팅핀을 사용하는데 이 방법은 표면 매트릭스의 손상이나 상처가 발생할 수 있어 단백질이 오염 되거나 특정 결합을 방해할 위험이 있다. 반면에 압전전자 방법은 대량 생산이 가능함에도 불구하고 결과를 인쇄할 분석기가 필요하므로 현재 실험실 내에서만 수행 가능한 실정이다. 본 논문에서 유리 슬라이드 표면에 닿지 않고 지속적으로 일관성 있게 스포팅이 가능하도록 하는 진보된 방법을 제시한다.