• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.517-520
• /
• 2008

헬스케어 환경을 지원하는 무선 센서 네트워크는 사람이나 이동성을 가진 사물에 대하여 연속적인 위치변화와 상태정보 등 해당 상황정보에 따른 맞춤형 서비스를 제공해야 한다. 또한 센서 네트워크를 통해 제공되는 사람의 생체정보와 개인 프라이버시 보안을 보장할 수 있는 데이터 전송을 고려하여야 한다. 본 논문에서는 노드 간 계층적 클러스터의 구성을 통한 동적 자기구성, 에너지 효율성을 보장하는 LEACH 프로토콜과 노드 간 데이터 전송에 대한 보안을 위해 사용되는 키 분배 프로토콜에 대해 분석한다. 이 분석 결과를 기반으로 센서노드에 메모리 소모량이 적은 키 풀 사전 분배 방식과 클러스터 단위 공용키 방식을 적용함으로써 보안을 강화한 데이터 전송 방식과 기존 LEACH 프로토콜의 취약점인 노드 이동성을 지원하는 자기구성 라우팅 프로토콜을 제안한다.

• 한국공간정보시스템학회 논문지
• /
• 제6권2호
• /
• pp.39-49
• /
• 2004

이동통신 환경의 분산 응용에서는 사용자나 단말기의 위치 이동을 파악하여 서비스를 지속할 수 있는 모바일 기술이 요구된다. 이 문제를 해결하기 위해 상황 인식 미들웨어를 이용해 모바일 네트워크 상에서 사용자 혹은 사용자 디바이스의 CPU속도, 메모리 그리고 가용배터리의 변화를 적절히 지원하기 위한 연구가 많이 진행되고 있다. 여기에는 사용자와 디바이스에 대한 프로파일, 상황의 메타데이터가 필수적이다. 본 논문에서는 상황인식의 동적 반영을 지원하는 미들웨어 서비스에 필요한 메타서버를 모델링하고 구축했다. 메타데이터는 프로파일, 정책, 사용자 선호도로 구성되며, 메타 서버는 미들웨어의 요청에 따라 서비스 가능한가를 판별 후, 결과를 돌려준다. 멀티미디어 스트림을 제공하는 이동동신 환경에서 사용자나 통신 단말기의 상황이 변동되는 시나리오에 적용해 보았다.

• 한국산학기술학회논문지
• /
• 제13권6호
• /
• pp.2720-2728
• /
• 2012

최근 유연한 디스플레이, 고용량 메모리 및 집적기술의 발전으로 가변형태의 미래형 단말기가 개발되고 있다. 이때 디스플레이의 크기 및 안테나 성상의 변화는 사용자의 QoS 및 통신환경의 변화와 관계가 깊다. 특히 사용자의 의도는 단말기의 모양변화 및 안테나 개수의 증감으로 표현되는데 기지국이 지능적으로 의도를 파악하여 적응적으로 다중안테나 기법을 변경하여 적용함으로써 단말기 사용자의 QoS를 효과적으로 만족시킬 수 있다. 그러므로 본 논문에서는 미래형 단말기의 활용시나리오를 분석하여 거기에 맞는 적응적인 MIMO기법을 사용함으로써 채널용량을 최대화 시키는 동시에 사용자의 QoS를 만족시킬 수 있는 의도 인식 통신시스템을 제안한다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제33권8호
• /
• pp.1254-1260
• /
• 2009

DMA 무선원격 제어시스템은 저전력의 8 bit 마이크로콘트롤러인 ATmega 2560으로 설계하였으며, 마이크로콘트롤러는 CDMA 모뎀과 GPS 모듈 등을 시리얼 인터페이스를 하기 위한 4개의 UART 포트가 갖추어져 있으며, 내부에 4K 바이트의 프로그램 매개변수나 프로그램이 동작하는데 필요한 데이터를 저장할 수 있는 메모리(EEPROM)와 256K 바이트의 플래시 메모리 및 프로그램이 실행되는 내부 메모리(SRAM)로 구성되어 있다. 제작되어진 800 MHz CDMA 모뎀과 GPS를 사용한 항로표지 원격관리 시스템의 해상통신 거리를 측정한 결과 10 km 정도의 통신 거리를 확인할 수 있어서며, -80 dBm의 수신신호감도를 나타내었다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제35권6호
• /
• pp.842-848
• /
• 2011

다중통신을 지원하는 하이브리드 통신 제어보드는 저전력의 8-bit 마이크로콘트롤러인 ATxmega128A1으로 설계하였으며, 마이크로콘트롤러는 다중통신을 위한 모뎀과 GPS 모듈 등을 시리얼 인터페이스 하기 위한 8개의 UART 포트가 갖추어져 있으며, 내부에 2K 바이트의 프로그램 매개변수와 프로그램이 동작하는데 필요한 데이터를 저장할 수 있는 EEPROM과 128K 바이트의 플래시 메모리 및 프로그램이 실행되는 8K 바이트의 SRAM으로 구성되어 있다. 항로표지의 원격 관리를 CDMA, TRS, RF 등 하이브리드 통신을 이용하면 개별 통신 방식별로 음영지역이 존재하는 경우에도, 최적의 통신방식을 선택하여 통신을 수행하게 됨으로써, 통신 음영지역의 해소가 가능하다. 또한 통신장치마다 동일한 데이터 프레임을 사용함으로써 데이터의 호환성을 높였다. 실험은 30일 동안 각 부표에서 매 5분마다 데이터를 취득하였으며, 데이터 수신율은 85 % 이상을 보였다.

• Transactions on Electrical and Electronic Materials
• /
• 제14권5호
• /
• pp.250-253
• /
• 2013

In this paper, we fabricated 3D pillar type silicon-oxide-nitride-oxide-silicon (SONOS) devices for high density flash applications. To solve the limitation between erase speed and data retention of the conventional SONOS devices, bandgap-engineered (BE) tunneling oxide of oxide-nitride-oxide configuration is integrated with the 3D structure. In addition, the tunneling oxide is modulated by another method of $N_2$ ion implantation ($N_2$ I/I). The measured data shows that the BE-SONOS device has better electrical characteristics, such as a lower threshold voltage ($V_{\tau}$) of 0.13 V, and a higher $g_{m.max}$ of 18.6 ${\mu}A/V$ and mobility of 27.02 $cm^2/Vs$ than the conventional and $N_2$ I/I SONOS devices. Memory characteristics show that the modulated tunneling oxide devices have fast erase speed. Among the devices, the BE-SONOS device has faster program/erase (P/E) speed, and more stable endurance characteristics, than conventional and $N_2$ I/I devices. From the flicker noise analysis, however, the BE-SONOS device seems to have more interface traps between the tunneling oxide and silicon substrate, which should be considered in designing the process conditions. Finally, 3D structures, such as the pillar type BE-SONOS device, are more suitable for next generation memory devices than other modulated tunneling oxide devices.

• 한국지능시스템학회논문지
• /
• 제14권5호
• /
• pp.587-592
• /
• 2004

본 논문에서는 실시간으로 상수 및 변수의 병렬 매칭이 가능한 새로운 구조의 하드웨어 기반 룰-베이스 시스템 구조를 제안한다. 이 시스템은 context-aware computing 시스템에서 상황 인식을 위한 기법으로 적용될 수 있다. 제안한 구조는 기존의 하드웨어 기반의 구조가 가지는 룰의 표현 및 룰의 구성에서 발생하는 제약을 상당히 감소시킬 수 있다. 이를 위해 변형된 형태의 content addressable memory(CAM)와 crossbar switch network(CSN)가 사용되었다. 변형된 형태의 CAM으로 구성된 지식-베이스는 동적으로 데이터의 추가 및 삭제가 가능하다. 또한 CSN은 input buffer와 working memory(WM) 사이에 위치하여, 시스템 외부 및 내부에서 동적으로 생성되거나, 시스템의 설정에 의해 지정된 데이터들의 조합 및 pre-processing module(PPM)을 이용한 연산을 통하여 WM을 구성하는 데이터를 생성시킨다. 이 하드웨어 룰-베이스 시스템은 SystemC ver. 2.0을 이용하여 설계되었으며 시뮬레이션을 통하여 그 동작을 확인 및 검증하였다.

• Smart Structures and Systems
• /
• 제26권1호
• /
• pp.89-102
• /
• 2020

Shape memory alloy (SMA)-based Superelasticity-assisted Slider (SSS) is proposed as an engineering solution to practically exploit the well-accepted advantages of both sliding isolation and SMA-based recentering. Self-centering capability in SSS is provided by austenitic SMA cables (or wire ropes), recently attracting a lot of interest and attention in earthquake engineering and seismic isolation. The cables are arranged in various novel and conventional configurations to make SSS versatile for aseismic design and retrofit of structures. All the configurations are detailed with thorough technical drawings. It is shown that SSS is applicable without the need for Isolation Units (IUs). IUs, at the same time, are devised for industrialized applications. The proof-of-concept study is carried out through the examination of mechanical behavior in all the alternative configurations. Force-displacement relations are determined. Isolation capabilities are predicted based on the decreases in seismic demands, estimated by the increases in effective periods and equivalent damping ratios. Restoring forces normalized relative to resisting forces are assessed as the criteria for self-centering capabilities. Lengths of SMA cables required in each configuration are calculated to assess the cost and practicality. Practical implementation is realized by setting up a small-scale IU. The effectiveness of SSS under seismic actions is evaluated using an innovative computer model and compared to those of well-known Isolation Systems (ISs) protecting a reference building. Comparisons show that SSS seems to be an effective IS and suitable for earthquake protection of both structural and non-structural elements. Further research aimed at additional validation of the system are outlined.

• 대한전자공학회논문지SD
• /
• 제39권12호
• /
• pp.1033-1044
• /
• 2002

본 논문에서는 grounded-plate PMOS 게이트 (GPPG) 강유전체 메모리 셀을 이용한 새로운 FRAM 설계기술을 제안하였다 GPPG 셀은 PMOS와 강유전체 커패시터로 구성되며 셀 plate 는 ground 에 접지 된다. 제안된 FRAM 에서는 비트라인이 V/sub DD/로 precharge 되고, negative 전압 워드라인 기법이 사용되며, negative 펄스 restore 동작을 이용한다 GPPG 셀을 이용한 FRAM 구조는 셀 plate 구동기폭 사용하지 않으므로 메모리 셀 efficiency를 극대화 할 수 있는 장점이 있다. 또한 기존의 common-plate 셀과는 달리 제안된 FRAM 구조는 데이터의 읽기 및 쓰기 동작 시 강유전체 커패시터에 V/sub DD/거 충분한 전압이 가해지므로 저 전압 동작에 제한이 없다. 아울러 제안된 FRAM 구조는 필요한 8 비트 데이터만 선택하는 column-path 회로를 사용하므로 메모리 array 전력소모를 최소화 할 수 있다. 끝으로 0.5-um, triple-well/1-polycide/2-metal 공정을 이용한 4-Mb FRAM 설계를 통해 GPPG 셀 FRAM architecture 실현 가능성을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제42권10호
• /
• pp.1-8
• /
• 2005

본 논문에서는 강유전체 메모리의 셀 효율을 높이기 위해 PMOS-gating 셀을 이용한 설계기법을 기술하였다. PMOS-gating 셀은 PMOS access 트랜지스터와 강유전체 커패시터로 이루어지며 커패시터의 플레이트는 ground에 고정된다. 아울러 read/write 동작시 비트라인이 $V_{DD}$로 precharge 되고, negative 전압 워드라인 기법이 사용되며, negative 펄스 restore 동작을 이용한다. 이는 셀 플레이트 구동없이 단순히 워드라인과 비트라인만 구동하여 메모리 셀의 데이타를 저장하고 읽어낼 수 있는 설계 방식으로, 기존의 셀 플레이트를 구동하는 FRAM 대비 메모리 셀 효율을 극대화 할 수 있어, multi-megabit 이상의 집적도에서 경쟁력 있는 칩 면적 구현이 가능하다. $0.25-{\mu}m$ triple-well 공정을 적용한 2.5-V, 1-Mb FRAM 시제품 설계를 통해 제안한 설계기술을 검증하였고, 시뮬레이션 결과 48 ns의 access time, 11 mA의 동작전류 특성을 보였다. 레이아웃 결과 칩 면적은 $3.22\;mm^{2}$ 이며, 기존의 셀 플레이트 구동기를 사용하는 FRAM 대비 약 $20\;\%$의 셀 효율을 개선하였다.