• Journal of Power Electronics
• /
• 제11권1호
• /
• pp.64-73
• /
• 2011

The stability of PWM rectifiers with a deadbeat current controller is seriously influenced by computation time delays and low-pass filters inserted into the current-sampling circuit. Predictive current control is often adopted to solve this problem. However, grid current predictive precision is affected by many factors such as grid voltage estimated errors, plant model mismatches, dead time and so on. In addition, the predictive current error aggravates the grid current distortion. To improve the grid current predictive precision, an improved deadbeat current controller with a repetitive-control-based observer to predict the grid current is proposed in this paper. The design principle of the proposed observer is given and its stability is discussed. The predictive performance of the observer is also analyzed in the frequency domain. It is shown that the grid predictive error can be decreased with the proposed method in the related bode diagrams. Experimental results show that the proposed method can minimize the current predictive error, improve the current loop robustness and reduce the grid current THD of PWM rectifiers.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 F
• /
• pp.2018-2020
• /
• 1998

In design of a digital current controller for a 3$\phi$ voltage-source (VS) PWM converter, its conventional model, i.e., stationary or synchronous reference frame model, is used in obtaining its discretized version. It introduces, however, inherent errors since the following practical problems are not taken into consideration: the characteristics of the space vector-based pulsewidth modulation (SVPWM) and the time delays in the process of sampling and computation. In this paper, the new hybrid reference frame model of the 3$\phi$ VS PWM converter is proposed considering these problems. In addition, the direct digital current controller based on this model is designed without any prediction or extrapolation algorithm to compensate the time delay. So the control algorithm is made very simple. The validity of the proposed algorithm is proved by the computer simulation results.

• 전기학회논문지P
• /
• 제51권4호
• /
• pp.175-185
• /
• 2002

In this paper, a new fully digital current control method of UPS inverter, which is based on an internal model control, is proposed. In the proposed control system, overshoots and oscillations due to the computation time-delay are compensated by explicit incorporation of the time-delay in the current control loop transfer function. The internal model controller is adopted to a second order deadbeat reference-to-output response which means that its response reaches the reference in two sampling time including computational time-delays. That is, the average current of filter capacitor is been exactly equal to the reference current with a time lag of two sampling intervals. Therefore, this method has an essentially overshoot free reference-to-output response with a minimum possible rise time. The effectiveness of the proposed control system has been verified by the simulation and experimental respectively. From the simulation and experimental results, the proposed system is achieved the robust characteristics to the calculation time delay and parameter variation as well as very fast dynamic performance, thus it can be effectively applied to the power supply for the critical load.

• 전자통신동향분석
• /
• 제38권5호
• /
• pp.34-50
• /
• 2023

Quantum error correction is a key technology for achieving fault-tolerant quantum computation. Finding the best decoding solution to a single error syndrome pattern counteracting multiple errors is an NP-hard problem. Consequently, error decoding is one of the most expensive processes to protect the information in a logical qubit. Recent research on quantum error decoding has been focused on developing conventional and neural-network-based decoding algorithms to satisfy accuracy, speed, and scalability requirements. Although conventional decoding methods have notably improved accuracy in short codes, they face many challenges regarding speed and scalability in long codes. To overcome such problems, machine learning has been extensively applied to neural-network-based error decoding with meaningful results. Nevertheless, when using neural-network-based decoders alone, the learning cost grows exponentially with the code size. To prevent this problem, hierarchical error decoding has been devised by combining conventional and neural-network-based decoders. In addition, research on quantum error decoding is aimed at reducing the spacetime decoding cost and solving the backlog problem caused by decoding delays when using hardware-implemented decoders in cryogenic environments. We review the latest research trends in decoders for quantum error correction with high accuracy, neural-network-based quantum error decoders with high speed and scalability, and hardware-based quantum error decoders implemented in real qubit operating environments.

• Journal of Platform Technology
• /
• 제11권4호
• /
• pp.71-79
• /
• 2023

이 논문에서는 기계학습 워크로드의 특징을 분석하고 이를 기반으로 기계학습 워크로드의 성능 향상을 위한 분산 인-메모리 캐싱 기법을 제안한다. 기계학습 워크로드의 핵심은 모델 학습이며 모델 학습은 컴퓨팅 집약적 (Computation Intensive)인 작업이다. 쿠버네티스 기반 클라우드 환경에서 컴퓨팅 프레임워크와 스토리지를 분리한 구조에서 기계학습 워크로드를 수행하는 것은 자원을 효과적으로 할당할 수 있지만, 네트워크 통신을 통해 IO가 수행되야 하므로 지연이 발생할 수 있다. 이 논문에서는 이런 환경에서 수행되는 머신러닝 워크로드의 성능을 향상하기 위한 분산 인-메모리 캐싱 기법을 제안한다. 특히, 제안하는 방법은 쿠버네티스 기반의 머신러닝 파이프라인 관리 도구인 쿠브플로우를 고려하여 머신러닝 워크로드에 필요한 데이터를 분산 인-메모리 캐시에 미리 로드하는 새로운 방법을 제안한다.

• 한국측량학회지
• /
• 제31권5호
• /
• pp.421-427
• /
• 2013

일반적으로 GPS 데이터를 이용하여 단기선 처리를 하는 경우 대류권 지연 효과는 이중차분법에 의해 충분히 제거된다고 가정을 한다. 따라서 조정계산 모델식에서 대류권 지연 효과에 대한 미지수를 설정하지 않아도 되기 때문에 계산이 용이하다는 장점과 각종 오차요인의 제거로 인해 상대적으로 높은 측위정확도의 확보가 가능하다. 즉, 변위 모니터링 등 정밀측위가 요구되는 응용분야에서는 단기선 처리를 기반으로 하는 경우가 일반적이다. 하지만 기준국과 이동국의 높이 차이가 존재하는 경우 이중차분법을 사용하더라도 대류권 지연 효과가 충분히 제거되지 않기 때문에 측위정확도의 저하를 가져올 수 있다. 본 연구에서는 대류권 지연 효과가 기선의 방향에 따라 측위정확도에 미치는 영향을 분석하였다. 이를 위해 대류권 지연 효과가 포함된 GPS 관측값을 시뮬레이션(simulation)을 통해 생성한 후 이중차분법을 이용한 단기선 처리로 이동국의 좌표를 계산하였다. 계산된 이동국의 좌표잔차의 분석을 통해 기선 방향에 따른 대류권 지연 영향을 분석하였다. 분석 결과, 기준국과 이동국의 높이 차이가 증가함에 따라 좌표잔차에 편이가 발생하는 것으로 나타났으며 기선의 길이가 1m 증가함에 따라 0.07cm의 편이량이 계산되었다. 따라서 정밀측위를 위해서는 단기선일지라도 수직방향의 기선에 대해서는 대류권 지연 효과에 대한 충분한 고려가 있어야 한다.

• 조명전기설비학회논문지
• /
• 제19권7호
• /
• pp.113-121
• /
• 2005

본 논문에서는 오존발생장치의 전원측 파형에 포함되는 고주파수의 노이즈를 제거하고, 디지털 궤환 제어에 의해 오존 출력을 제어하기 위하여 전원장치의 출력측 LC 필터와 방전관 용량으로부터 커패시터 전압과 전류를 검출하여 2중의 제어루프를 설계하였다. 디지털 제어기의 연산지연시간을 보상하기 위하여 연산지연시간을 전원장치 플랜트의 고유한 파라미터로 가정하고, 플랜트 모델에 포함시켜 모델링 하였다. 오존발생장치의 부하변동에 따르는 과도상태 응답특성을 개선하고, 파라미터 변동에 강인한 특성을 얻기 위하여 내부 전류 모델 제어기를 제안하였다. 또한 오존발생장치용 전원장치에서 영 오차의 정상 상태를 얻기 위하여 외부 전압 제어루프를 구성하여 비례 제어기와 공진 제어기를 병렬로 연결한 비례-공진 전압제어기를 제안하였다.

• 전력전자학회논문지
• /
• 제8권2호
• /
• pp.116-127
• /
• 2003

본 논문에서는 UPS 인버터의 성능 개선을 위하여 출력측 LC 필터의 커패시터 전압과 전류의 2중 제어루프를 구성하고, 2중 제어루프에 디지털 제어시스템을 채택하였다 또한, 디지털 제어기의 연산지연시간을 보상하기 위하여 이러한 연산지연시간을 인버터 플랜트의 고유한 파라미터로 가정하고, 플랜트 모델에 포함시켜 모델링 하였다. UPS 인버터 출련전압의 과도상태 응답특실을 개선하고, 파라미터 변동에 강인한 특성을 얻기 위하여 2중 제어루프에서 내부 전류 제어루프는 내부 모델 제어기를 제안하였다. UPS 인버터 출력전압의 0의 정상상태 오차를 얻기 위하여 외부 전압 제어루프는 비례 제어기와 공진 제어기를 병렬로 연결한 비례-공진 진압제어기를 제안하였다.

• 전자공학회논문지SC
• /
• 제44권1호
• /
• pp.1-11
• /
• 2007

본 논문에서는 UPS 인버터의 성능 개선을 위하여 출력측 LC 필터의 커패시터 전압과 전류의 2중 제어루프를 구성하고, 2중 제어루프에 디지털 제어시스템을 설계하였다. 또한, 디지털 제어기의 연산지연시간을 보상하기 위하여 이러한 연산지연시간을 인버터 플랜트의 고유한 파라미터로 가정하고, 플랜트 모델에 포함시켜 모델링 하였다. UPS 인버터 출력전압의 과도상태 응답특성을 개선하고, 파라미터 변동에 강인한 특성을 얻기 위하여 2중 제어루프에서 내부 전류 제어루프는 내부 모델 제어기를 제안하였다. UPS 인버터 출력전압의 0의 정상상태 오차를 얻기 위하여 외부 전압 제어루프는 비례 제어기와 공진 제어기를 병렬로 연결한 비례-공진 전압제어기를 제안하였다. 또한, 사용자에게 쉽게 UPS의 동작 상태를 표시하기 위하여 그래픽 사용자 인터페이스를 이용한 UPS의 모니터링 시스템을 구현하였다.

• Journal of Power Electronics
• /
• 제16권5호
• /
• pp.1964-1980
• /
• 2016

This paper presents a new simplified harmonics extraction algorithm based on the synchronous reference frame (SRF) for an indirect current controlled (ICC) three-level neutral point diode clamped (NPC) inverter-based shunt active power filter (SAPF). The shunt APF is widely accepted as one of the most effective current harmonics mitigation tools due to its superior adaptability in dynamic state conditions. In its controller, the SRF algorithm which is derived based on the direct-quadrature (DQ) theory has played a significant role as a harmonics extraction algorithm due to its simple implementation features. However, it suffers from significant delays due to its dependency on a numerical filter and unnecessary computation workloads. Moreover, the algorithm is mostly implemented for the direct current controlled (DCC) based SAPF which operates based on a non-sinusoidal reference current. This degrades the mitigation performances since the DCC based operation does not possess exact information on the actual source current which suffers from switching ripples problems. Therefore, three major improvements are introduced which include the development of a mathematical based fundamental component identifier to replace the numerical filter, the removal of redundant features, and the generation of a sinusoidal reference current. The proposed algorithm is developed and evaluated in MATLAB / Simulink. A laboratory prototype utilizing a TMS320F28335 digital signal processor (DSP) is also implemented to validate effectiveness of the proposed algorithm. Both simulation and experimental results are presented. They show significant improvements in terms of total harmonic distortion (THD) and dynamic response when compared to a conventional SRF algorithm.