• 제목/요약/키워드: Compensation Circuit

검색결과 442건 처리시간 0.018초

PEMFC 고분자막의 화학적인 열화에 의한 두께 감소 보정이 성능 및 내구성에 미치는 영향 (Effect of Compensation for Thickness Reduction by Chemical Degradation of PEMFC Membrane on Performance and Durability)

  • 오소형;김유진;이승태;유동근;박권필
    • Korean Chemical Engineering Research
    • /
    • 제62권1호
    • /
    • pp.1-6
    • /
    • 2024
  • 상용차용 수소 전기 차량 수요가 증가하면서 고분자 전해질 연료전지 (PEMFC) 내구성은 승용차용보다 5배 이상 증가해야 하므로 내구성 향상 연구개발이 시급한 상황이다. PEMFC 막전극접합체 (MEA)가 화학적 열화가 진행되면 MEA 두께가 감소하고 핀홀이 발생하기도 한다. 본 연구에서는 화학적 열화 가속 실험인 개회로전압 (OCV) holding 후에 단위전지의 체결압을 상승시키면서 MEA의 성능 및 내구성의 변화를 측정하였다. 체결압이 상승하면서 고분자막의 저항과 막/전극 접촉저항이 감소하여 I-V 성능이 향상되었고, 수소투과도가 감소하였다. 수소투과도 감소에 따라 OCV는 증가하였다. 핀홀 부위를 제거하고 MEA 체결압을 증가시켰을 때 수소투과도가 급감하여 국부적인 열화가 전체 셀의 성능과 내구성에 미치는 영향이 큼을 확인하였다. 핀홀 부위 제거 후 재체결하고 OCV holding 평가를 하였을 때 막 저항과 수소투과도 감소에 따라 내구성이 향상됨을 확인하였다.

45nm CMOS 공정기술에 최적화된 저전압용 이득-부스팅 증폭기 기반의 1.1V 12b 100MS/s 0.43㎟ ADC (A 1.1V 12b 100MS/s 0.43㎟ ADC based on a low-voltage gain-boosting amplifier in a 45nm CMOS technology)

  • 안태지;박준상;노지현;이문교;나선필;이승훈
    • 전자공학회논문지
    • /
    • 제50권7호
    • /
    • pp.122-130
    • /
    • 2013
  • 본 논문에서는 주로 고속 디지털 통신시스템 응용을 위해 고해상도, 저전력 및 소면적을 동시에 만족하는 45nm CMOS 공정으로 제작된 4단 파이프라인 구조의 12비트 100MS/s ADC를 제안한다. 입력단 SHA 회로에는 높은 입력 주파수를 가진 신호가 인가되어도 12비트 이상의 정확도로 샘플링할 수 있도록 게이트-부트스트래핑 회로가 사용된다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 높은 신호스윙을 얻기 위해 이득-부스팅 구조의 2단 증폭기를 사용하며, 넓은 대역폭과 안정적인 신호정착을 위해 캐스코드 및 Miller 주파수 보상기법을 선택적으로 적용하였다. 채널길이 변조현상 및 전원전압 변화에 의한 전류 부정합을 최소화하기 위하여 캐스코드 전류 반복기를 사용하며, 소자의 부정합을 최소화하기 위하여 전류 반복기와 증폭기의 단위 넓이를 통일하여 소자를 레이아웃 하였다. 또한, 제안하는 ADC에는 전원전압 및 온도 변화에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 다양한 시스템에 응용이 가능하도록 하였다. 제안하는 시제품 ADC는 45nm CMOS 공정으로 제작되었으며 측정된 DNL 및 INL은 각각 최대 0.88LSB, 1.46LSB의 값을 가지며, 동적성능은 100MS/s의 동작속도에서 각각 최대 61.0dB의 SNDR과 74.9dB의 SFDR을 보여준다. 시제품 ADC의 면적은 $0.43mm^2$ 이며 전력소모는 1.1V 전원전압 및 100MS/s 동작속도에서 29.8mW이다.