• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.940-943
• /
• 2002

This paper presents hardware implementations of the two representative cryptographic algorithms, Advanced Encryption Standard (Rijndael), and the present American federal standard (Triple DES) using a PCI- based FPGA board named "EBSW-1" This board bases on a FPGA chip (Xilinx Virtex300 XCV300PQ240-4). The implementation results of these two algorithms were tested successfully. AES circuit could proceed an encryption as well as a decryption two times faster than the Triple-DES circuit, while the former circuit used higher rates of CLBs. Besides, if these architectures use pipeline-registers, the processing speed will be increased about 1.5 times than the presented circuits.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 B
• /
• pp.1067.1-1067.4
• /
• 2000

During the last three decades power electronics has gone through energetic technical evolution. The technical needs from wide area such as in industrial, commercial, consumer, aerospace and environmental applications have driven the environment favorably for the power electronics. In the future, two extreme technology-expansion trends are expected: one into low power, and the other into very high power. The former is based on the high frequency and the circuit miniature using VLSI circuit and surface mounting aiming for the system-on-chip (SOC) technology. The latter includes the application areas of power utility such as HVDC, FACTS and SVC and large science area of electrophsycal apparatus such as thermonuclear fusion, acclerators, and electric guns. This paper describes the technology status of some major elements which are available today and the key roles of the power electronics from view points of applications. The author would like to take this opportunity to raise discussions about the future technology development trend of power electronics in our country with the fellow power electronics engineers.

• 한국조명전기설비학회지:조명전기설비
• /
• 제7권3호
• /
• pp.27-33
• /
• 1993

본 논문은 캐리어 주파수 20kHz 이상의 고주파 전압형 PWM 인버터를 구동하기 위한 디지털 제어기에 관한 연구이다.적절한 PWM 패턴을 선택하기 위하여 기존의 PWM을 분석하였고, 비동기형 계단 정현파를 기준신호로 하여 제어기의 PWM 패턴을 구하였으며, PWM 제어방법은 가변 캐리어 비를 이용하였다.PWM 제어기는 모두 디지털 방식으로 구성하였다. 특히, 제시된 제어기의 구성은 연산 및 데이터 처리와 PWM 패턴 합성을 8비트 원칩 마이크로프로세서와 디지털 로직으로 나누어 설계하므로써 제어에 대한 속응성 및 제어성을 개선하였다. 또 변조도 데이터를 9비트로 출력하도록 프로그램을 적절히 이용하여 데이터 처리능력을 높였다.디지털 제어기는 회로구성을 i8051과 원칩 EPLD로 구성하였고, 설계된 제어기는 전압형 인버터를 동작시켜 제어성을 고찰하였다. 그리고 전압형 인버터 시스템의 고조파와 전류파형을 평가 분석하였다.

• 자원리싸이클링
• /
• 제31권4호
• /
• pp.34-39
• /
• 2022

본 연구에서는 약 3.5% 구리 함유 폐에칭액으로부터 구리를 회수하기 위한 철 샘플에 따른 시멘테이션 반응 시 초음파 에너지 인가에 의한 반응 속도와 구리 회수율에 미치는 영향을 조사하였다. 그 결과 단순 교반 공정에 비해 시멘테이션 반응이 효과적으로 일어나 같은 시간 대비 높은 구리 회수율을 나타냈다. 단순 교반과 초음파에너지를 가하였을 때를 비교해보면, 25분 반응에 따라 철 샘플 형태가 plate를 사용하였을 때, 약 9.5%가 56.6%로 향상되었으며, chip은 약 14.0%에서 46.1%, powder는 약 41.9%에서 77.2%로 증가하였다. 이는 시멘테이션 반응으로 생성되어 철 표면을 덮고 있던 구리가 탈착되며 연속반응이 유도되었고, 구리 회수율은 약 2배에서 6배까지 증가하였으며, 회수된 구리의 입자 크기 또한 감소하는 경향을 확인할 수 있었다.

• 전자공학회논문지B
• /
• 제32B권11호
• /
• pp.1445-1454
• /
• 1995

In this study, we have developed a prototype of the automatic defects detection system for capsule inspection using the computer vision techniques. The subjects for inspection are empty hard capsules of various sizes which are made of gelatine. To inspect both sides of a capsule, 2-stage recognition is performed. Features we have used are various lengths of a capsule, area, linearity, symmetricity, head curvature and so on. Decision making is performed based on average value which is computed from 20 good capsules in training and permission bounds in factories. Most of time-consuming process for feature extraction is computed by hardware to meet the inspection speed of more than 20 capsules/sec. The main logic for control and arithmetic computation is implemented using EPLD for the sake of easy change of design and reduction in time for developement. As a result of experiment, defects on size or contour of binary images are detected over 95%. Because of dead zone in imaging system, detection ratio of defects on surface, such as bad joint, chip, speck, etc, is lower than the former case. In this case, detection ratio is 50-85%. Defects such as collet pinch and mashed cap/body seldom appear in binary image, and detection ratio is very low. So we have to process the gray-level image directly in partial region.

• 대한의용생체공학회:학술대회논문집
• /
• 대한의용생체공학회 1996년도 춘계학술대회
• /
• pp.260-265
• /
• 1996

The purpose of this study was to implemented a general purpose programmable nerve stimulator system as a research tool for studying psychophysiological performance associated with various stimulation waveform. This system is composed of hardware and software, the former are the personal computer(180586) and control unit(one-chip microprocessor, D/A converter, digital output), the latter are programmed in VISUAL BASIC and ASSEMBLY Which are programmed for the programmable nerve stimuli pattern editor and communication interface, waveform preprocessing, and stimuli generator. The control unit which is entrolled by the personal computer is capable of delivering the programmable nerve stimuli waveform. This system has research potential for determining the effect of various neuromuscular blockade in alternated physiological stat is.

• 동국한의학연구소논문집
• /
• 제8권2호
• /
• pp.25-46
• /
• 2000

통증은 환자들로 하여금 내원하게 하는 주된 증상중의 하나로, 치료방법의 선택 및 효과 판정을 위해서는 적절한 평가가 필요하다. 통증은 실험적인 방법과 임상적인 방법에 의해 측정될 수 있는데, 통증의 주관적인 성격상 임상적인 방법이 일반적으로 사용된다. 통증의 임상적측정법은 일차원적측정법과 다차원적측정법으로 대별할 수 있는데, 일차원적 측정법으로는 시각적상사척도(Visual Analogue Scale), 구술적평정척도(Verbal Rating Scale), 수치평정척도(Numerical Rating Scale), 통증표정척도(Pain Faces Scale), 그리고 포커칩 도구(Poker Chip Tool)등이 있고, 다차원적 측정법으로는 McGill 동통질문서(McGill Pain Questionnaire), 다면적인성검사(MMPI), 통증행동척도(Pain Behavior Scale), 통증장애지표(Pain Disability Index), 그리고 통증평정척도(Pain Raing Scale)등이 있다. 일차원적 측정법은 주로 환자의 자가통증평가법에 기초하여 통증의 강도를 측정하는데, 측정방법의 단순함과 신속성으로 인해 급성통증을 평가하는데 주로 사용된다. 다차원적인 측정법은 통증의 주관적, 정신적 그리고 행동적인 면을 측정하는데, 측정방법이 포괄적이고 신뢰성이 있어서 만성통증을 측정하는데 사용된다. 환자의 언어와 인지능력은 정확한 통증을 평가하는데 장애가 되는 주된 요인이다. 통증에 따른 행동반응이나 생체반응은 환자의 통증을 완전히 대변하지 못하지만 이러한 상황에 있어 유용한 통증평가지표가 될 수 있다. 통증평가법을 결정할 때에는 먼저 측정하려고 하는 통증의 성격을 고려하여 어떠한 면을 측정할 것인가를 결정해야하며 아울러 환자의 언어와 인지능력을 고려해야 한다. 적절한 평가법의 선택은 환자의 진단과 치료에 있어 유효한 결론에 이르게 하는 중요한 과정이다.

• 한국통신학회논문지
• /
• 제39A권8호
• /
• pp.467-473
• /
• 2014

직접 수열 확산 대역 시스템에서는 (direct sequence spread spectrum: DSSS) 올바른 신호 동기화가 매우 중요하며, 이에 따라 부호 획득을 위한 다양한 순차 추정 기반 기법들이 연구되어 왔다. 대표적으로, rapid acquisition sequential estimation (RASE), seed accumulating SE (SASE), recursive soft SE (RSSE) 등의 기법이 연구되었다. 하지만, 기존의 기법들 간의 객관적인 성능 비교 및 분석은 현재까지 이루어진 바 없다. 본 논문에서는 순차 추정 기반 부호 획득 기법의 대표적 성능 지표인 올바른 칩 추정 확률 및 평균 부호 획득 시간을 (MAT) 이용하여 RASE, SASE, 및 RSSE 기법의 성능을 비교 및 분석한다.

• Journal of Forest and Environmental Science
• /
• 제13권1호
• /
• pp.143-152
• /
• 1997

백색부후균인 Fomes pini (Thore) Lloyd에 의해 처리된 chip을 anthraquinone(AQ)을 첨가하여 화학 펄프화를 실시하여 얻은 결과를 미처리재의 것과 비교하였다. 균처리함에 의해 카파값 20에서의 H factor는 소다와 크라프트 증해에서 각각 17%와 15%가 감소되었다. 이러한 결과는 목재를 백색부후균으로 처리함으로 인해 탈리그닌이 용이해졌음을 나타내는 것이다. 비페놀성 ${\beta}$-O-4 화합물인 veratrylglycerol-${\beta}$-guaiacyl ether(I)와 페놀성 ${\beta}$-O-4 화합물인 syringylglycerol-${\beta}$-syringyl ether(III)에 백색부후균을 작용시키면 반응생성물로서 각각 ${\alpha}$-guaiacoxy-${\beta}$-hydroxypropioveratrone(II)과 ${\alpha}$-syringyloxy-${\beta}$-hydroxypropiosyringone(IV)이 생성됨이 밝혀졌다. 따라서 목재에 균처리를 함으로서 카르보닐기가 리그닌의 측쇄 ${\alpha}$ 위에 도입되어 그로 인해 탈리그닌이 용이하게 된 것으로 여겨진다.

• 마이크로전자및패키징학회지
• /
• 제7권4호
• /
• pp.23-29
• /
• 2000

사용되는 metal구분 없이 반도체 공정장비들을 사용함으로써 cross-contamination을 유발시킬 수 있다. 특히, copper(Cu)는 확산이 쉽게 되어 cross-contamination에 의해 수 ppm정도가 wafer에 오염되더라도 트랜지스터의 leakage current발생 요인으로 작용할 수 있기 때문에 Si-IC성능에 치명적인 영향을 미칠 수 있는데, Si-LSI 실험실에서 할 수 있는 공정과 Si-LSI 실험실을 나와 할 수 있는 공정으로 구분하여 최대한 Si-LSI 장비를 공유함으로써 최소한의 장비로 Cu cross-contamination문제를 해결할 수 있다. 즉, 전기도금을 할 때 전극으로 사용되어지는 TiW/Al sputtering, photoresist (PR) coating, solder bump형성을 위한 via형성까지는 Si-LSI 실험실에서 하고, 독립적인 다른 실험실에서 Cu-seed sputtering, solder 전기도금, 전극 etching, reflow공정을 하면 된다. 두꺼운 PR을 얻기 위하여 PR을 수회 도포(multiple coaling) 하고, 유기산 주석과 유기산 연의 비를 정확히 액 조성함으로서 Sn:Pb의 조성비가 6 : 4인 solder bump를 얻을 수 있었다. solder를 도금하기 전에 저속 도금으로 Cu를 도금하여, PR 표면의 Cu/Ti seed층을 via와 PR표면과의 저항 차를 이용하여 PR표면의 Cu-seed를 Cu도금 중에 etching 시킬 수 있다. 이러한 현상을 이용하여 선택적으로 via만 Cu를 도금하고 Ti층을 etching한 후, solder를 도금함으로써 저 비용으로 folder bump 높이가 60 $\mu\textrm{m}$ 이상 높고, 고 균일/고 밀도의 solder bump를 형성시킬 수 있었다.