• 대한전자공학회논문지SD
• /
• 제41권12호
• /
• pp.27-34
• /
• 2004

최근 실리콘 미세공정의 발달로 상용화된 0.2$\mum$ 게이트길이 이하의 deep submicron MOSFET 출력특성을 정확히 모델링하기 위해서는 RF 기판 회로 연구가 필수적이다. 먼저 본 논문에서는 기판 캐패시던스와 기판 저항이 병렬로 연결된 모델과 기판 저항만을 사용한 단순 모델들에 적합한 직접 추출 방법을 각각 개발하였다. 이 추출방법들을 0.15$\mum$ CMOS 소자에 적용한 결과 단순 모델보다 RC 병렬 기판모델이 측정된 $Y_{22}$-parameter에 30GHz까지 더 잘 일치하는 것을 확인하였으며, 이는 RC 병렬 기판모델 및 직접추출방법의 RF 정확도를 증명한다. 이러한 RC 병렬 기판모델을 사용하여 게이트 길이를 0.11에서 0.5$\mum$까지 변화시키고 드레인 전압을 0에서 1.2V까지 증가시키면서 기판 모델 파라미터들의 bias 종속 특성과 게이트 길이 종속 특성을 새롭게 추출하였다. 이러한 새로운 추출 결과는 scalable한 RF 비선형 기판 모델 개발에 유용하게 사용될 것이다.

• 한국재료학회지
• /
• 제9권12호
• /
• pp.1211-1215
• /
• 1999

a-C:F 박막은 $C_2F_6$와 $CH_4$를 원료 가스로 하여 증착온도를 상온에서 300$^{\circ}C$까지 변화시켜가면서 ECRCVD 방법으로 증착하였다. 기판과 a-C:F 막 사이의 밀착력 향상을 위해 약 500$^{\AA}C$두께의 DLC 박막을 기판 위에 증착하였다. 증착 온도에 따라 형성된 a-C:F 박막의 증착률, 화학적 결합상태, 결합구조와 원소의 조성비 등을 FTIR, XPS, AFM, 그리고 C-V측정으로부터 분석하였다. 증착 속도와 불소의 함량은 증착온도가 증가할수록 감소하였다. 불소의 상대원자비는 상온에서 증착한 경우 53.9at.%였으며, 300$^{\circ}C$에서 증착한 경우 41.0at.%로 감소하였다. 유전 상수는 증착온도가 상온에서 300$^{\circ}C$까지 증가함에 따라 2.45에서 2.71까지 상승하였다. 증착온도가 증가함으로써 막의 수축은 줄어들었으며 이는 높은 증착온도에서 막의 crosslinking 구조가 증가되었기 때문이다.

• 한국결정성장학회지
• /
• 제33권4호
• /
• pp.125-131
• /
• 2023

Ga₂O₃ 박막은 금속 유기 화학기상증착법을 사용하여 Ti 기판에 350~500℃ 범위의 비교적 낮은 온도로 증착되었다. 낮은 온도를 선택하여 Ti 기판의 열적 변형과 Ga₂O₃ 박막에 미치는 영향을 최소화하였다. 500℃ 이하에서 박막 형성 시, 기판 표면에서 원자들의 확산에너지가 충분하지 못하여 박막 표면이 3차원 성장으로 인해 거칠어지는 경향을 보였다. 그러나 500℃에서 형성된 박막은 2차원 박막 형태로 형성되었으며 비교적 균일한 표면을 가지고 있음을 확인하였다. 모든 증착된 박막은 비정질 구조였다. Ti 금속 기판 위에 형성된 Ga₂O₃ 박막 위에 금속 전극을 형성하여 수직 쇼트키 다이오드를 제작하였으며, 제작된 다이오드의 전류-전압(I-V) 및 캐패시턴스-전압(C-V) 특성을 평가하였다. I-V 측정 결과, 대부분의 다이오드 소자에서 매우 높은 동작 전압을 나타냈으며, 비교적 균일한 표면을 갖는 500℃에서 성장한 샘플은 가장 낮은 동작 전압을 가짐을 확인할 수 있었다. 또한, C-V 측정 결과, 박막의 성장 온도가 높을수록 커패시턴스 값이 증가하는 것을 확인할 수 있었다.