• 항공우주기술
• /
• 제13권2호
• /
• pp.38-46
• /
• 2014

CRC (Cyclic Redundancy Codes)는 데이터 전송 시 오류 발생 유무를 검출하기 위한 하나의 방법으로, 정지궤도복합위성(GEO-KOMPSAT 2B) 개발에서는 정지궤도환경탑재체와 위성 간의 GRDDP (GOES-R Reliable Data Delivery Protocol)에 사용되고 있다. 본 논문에서는 CRC를 구현할 때 널리 사용하는 테이블 기반 CRC의 원리를 소개하고, 이를 기반으로 환경탑재체 개발에서 사용 중인 CRC8을 소프트웨어로 구현한 결과를 설명한다.

• 한국통신학회논문지
• /
• 제18권1호
• /
• pp.83-91
• /
• 1993

디지틀 전송 시스팀에서 순방향 에러 제어(Forward Error Control) 방식으로 에러를 검출할 수 있는 성능과 구현의 용이함에 의해 Cyclic Redundancy Chedk(CRC) code가 널리 사용도고 있다. 즉, 간단한 몇개의 shift register와 modulo2 가산기를 이용하여 회로를 구성하고 입력 데이터 열을 직렬로 입력하면 최종적으로 shift register에 남아 있는 값이 CRC code가 되어 입력 데이터 열을 전송한 뒤 shift register의 값들을 순차적으로 전송하는 방식으로 전성 사의 에러를 검출하고 수정한다. 그러나 전송속도가 높아짐에 따라 직렬 데이터를 이용하여 CRC code를 생성하는 회로를 구현하는 것은 반도체 소자의 속도 제약 때문에 많은 어려움이 따른다. 따라서 본 논문에서는 주문형 반도체 개발시 반도체 소자의 속도 제약 문제를 해소하기 위하여 입력데이터 열을 병렬로 입력하여 직렬로 수행하는 방식과 동일한 방식으로 동작하는 병렬 CRC code 생성방식 및 syndrome 계산방식을 제안하였다.

• 한국통신학회논문지
• /
• 제38C권1호
• /
• pp.109-117
• /
• 2013

극 부호(polar codes)는 광범위한 이진 입력 이산 무기억 채널(binary input discrete memoryless channel: BI-DMC)에서 채널 용량에 달성하는 것이 이론적으로 증명된 최초의 채널부호이다. 하지만 유한한 길이를 갖는 극 부호는 연속 제거 리스트(successive-cancellation list: SCL) 복호기에서 오류마루(error floor)가 발생하는 문제점이 있다. 선행 연구에 따르면 이 오류마루 현상은 극 부호에 오류 검출 코드(error detection codes) 중 하나인 CRC(Cyclic Redundancy Check) 부호를 연접했을 때 효과적으로 낮출 수 있는 것으로 알려져 있다. 본 논문에서는 외부 부호(outer codes)를 사용하지 않고 극 부호와 RM(Reed-Muller) 부호의 생성 행렬 연관성을 이용하여 기존 극 부호보다 확장된 최소거리를 갖는 극 부호를 제안한다. 그리고 제안된 극 부호와 CRC 부호를 연접한 극 부호의 성능을 비교한다.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.896-900
• /
• 2018

전통적으로 CRC 하드웨어는 선형 되먹임 시프트 레지스터를 이용하여 한 클럭 싸이클 당 하나의 비트를 처리하는 직렬 처리 방식을 사용하였다. 최근 다양한 응용 시스템에서 빠른 데이터 처리를 요구하면서 이를 만족시키기 위하여 다양한 병렬화 기법들이 제안되었고, Look-Ahead 병렬화 기법이 짧은 최대 경로 지연을 가지는 장점 덕분에 가장 널리 적용된다. 하지만 Look-Ahead 병렬 하드웨어의 경우 각 레지스터 값과 입력 데이터의 이동에 대하여 예측을 하여야 하기 때문에 직렬 하드웨어 대비 HDL 코드의 작성이 복잡하다. 따라서 본 논문에서는 다양한 CRC 다항식과 병렬화 계수를 지원할 수 있는 Look-Ahead 기반의 CRC 병렬화 하드웨어 생성기를 제안한다. 생성된 HDL 코드의 합성 결과를 분석함으로써 제안된 생성기의 활용 가능성을 판단한다.

• 정보처리학회논문지C
• /
• 제11C권3호
• /
• pp.353-360
• /
• 2004

본 논문에서는 반복복호부호의 복호과정시 CRC(Cyclic Redundancy Check)검사를 이용하여 반복복호수가 가변하는 효율적인 제어기법을 제안한다. 반복복호 부호는 반복구조를 가지며 그 특성상 반복복호수가 증가할수록 BER/FER성능이 우수하게 향상된다. 그러나 반복복호수가 증가할수록 복호과정시 적용된 알고리즘의 복잡도에 따라 다소 차이는 있지만 공통적으로 계산량의 증가를 가지게 되며 이는 복호지연시간 증가로 나타난다. 또한 일정 반복복호수 이상에 도달하게 되면 그 성능 변화가 거의 없는 오류마루(error floor)현상이 나타난다. 즉 성능변화가 없는 적절한 반복복호수 종료점을 찾아야 한다. 따라서 본 논문에서는 프래임 주기로 수신된 정보를 프래임 오류검사 지시자(FCS : Frame Check Sequence Indicator)를 이용하여 채널의 변화를 감시하며 반복복호 부호의 반복복호 횟수를 채널 적응적으로 증가, 감소할 수 있도록 제어하는 기법을 제안하여 결과적으로 반복구조를 가지는 부호의 방대한 계산량 감소와 이로 인한 복호지연 시간을 성능저하 없이 효율적으로 단축시킬 수 있음을 확인하였다.

• 전자공학회논문지
• /
• 제51권5호
• /
• pp.20-28
• /
• 2014

본 논문에서는 분산 제어망에서 통신 오류가 발생한 노드를 실시간으로 탐지할 수 있는 기법을 제안한다. 기존의 분산 제어망은 노드 내 오류가 발생하는 지점을 탐지하기 위해, 노드 간 의존성의 영향을 고려해야 하며 이는 전체적인 분산 제어망의 성능 저하의 원인이 될 수 있다. 이를 해결하기 위하여, 본 논문에서 제안된 기법은 각 노드의 손상으로 인해 발생되는 고장노드들을 빠른 시간 내에 탐지하기 위해 단일 Bose-Chaudhuri-Hocquenghem (BCH) 비트를 Cyclic Redundancy Check (CRC) 코드에 삽입하여 기존의 CRC 코드 내 비트와 대체하는 방식을 택한다. 고장 노드 판정의 탐지 정확성을 높이기 위해 고장 가중치 계수를 통한 고장 판단 기법을 제안한다. 제안된 기법의 효용성을 증명하기 위해 MATLAB을 이용하여 모의실험 환경을 구축하고, 제안된 기법의 성능을 분석하였다. 이를 통하여, BCH 코드 내 비트 간 분배를 통해 수정되는 정도에 관계없이 CRC 코드의 성능이 우수하게 보존됨을 알 수 있었으며, 기존의 CRC 코드 기법보다 빠른 시간 내에 손상된 노드를 탐지할 수 있음을 보였다.

• 한국통신학회논문지
• /
• 제21권8호
• /
• pp.2013-2022
• /
• 1996

순환코드를 채널에러 뿐만아니라 버스트(또는 타임슬롯)동기의 검출에도 이용하면 버스트에 동기필드가 필요치않아 이에 따른 오버헤드를 줄일 수 있다. 본 논문에서는 순환코드를 이용하여 버스트 동기와 에러클 복합검출하는 시스팀에서 단 한번의 CRC(cyclic redundancy code) 디코딩 만으로 이를 수행하는 효율적인 방법을 제안하였다. 기존의 방식에서는 한번의 CRC 디코딩을 하여 버스트 동기를 찾은 후 에러 검출을 위해 다시 CRC디코딩을 하여 두번의 디코딩 과정이 필요하다. 제안된 방법은 처리 시간의 단축과 시스팀 구현을 용이하게 할 수 있는 장점이 있으며 동기검출 성능은 기존의 방식과 동일하다. 채널에러가 발생한다면 복합 검출 시스팀은 실제 전송된 코드워드가 아닌 다른 코드워드를 오검출할 수 있다. 오검출 확률은 검출방법에 좌우되지않고 발생한 전송에러 특성에 의해 결정된다는 사실에 착안, 간단한 과정을 통해 오검출 확률을 새롭게 유도하여 정확한 표현식을 제시하였다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제14권7호
• /
• pp.3156-3167
• /
• 2020

One drawback of polar codes is that they are not universal, that is, to achieve optimal performance, different polar codes are required for different kinds of channel. This paper proposes a polar code construction scheme for Nakagami-m fading channel. The scheme fully considers the characteristics of Nakagami-m fading channel, and uses the optimized Bhattacharyya parameter bounds. The constructed code is applied to an orthogonal frequency division multiplexing (OFDM) system over Nakagami-m fading channel to prove the performance of polar code. Simulation result shows the proposed codes can get excellent bit error rate (BER) performance with successive cancellation list (SCL) decoding. For example, the designed polar code with cyclic redundancy check (CRC) aided SCL (L = 8) decoding achieves 1.1dB of gain over LDPC at average BER about 10^-5 under 4-quadrature amplitude modulation (4QAM) while the code length is 1024, rate is 0.5.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제16권2호
• /
• pp.658-675
• /
• 2022

This paper presents a fast-simplified successive cancellation (SC) flipping (Fast-SSC-Flip) decoding algorithm for polar code. Firstly, by researching the probability distribution of the number of error bits in a node caused by channel noise in simplified-SC (SSC) decoder, a measurement criterion of node reliability is proposed. Under the guidance of the criterion, the most unreliable nodes are firstly located, then the unreliable bits are selected for flipping, so as to realize Fast-SSC-Flip decoding algorithm based on node reliability (NR-Fast-SSC-Flip). Secondly, we extended the proposed NR-Fast-SSC-Flip to multiple node (NR-Fast-SSC-Flip-ω) by considering dynamic update to measure node reliability, where ω is the order of flip-nodes set. The extended algorithm can correct the error bits in multiple nodes, and get good performance at medium and high signal-to-noise (SNR) region. Simulation results show that the proposed NR-Fast-SSC-Flip decoder can obtain 0.27dB and 0.17dB gains, respectively, compared with the traditional Fast-SSC-Flip [14] and the newly proposed two-bit-flipping Fast-SSC (Fast-SSC-2Flip-E2) [18] under the same conditions. Compared with the newly proposed partitioned Fast-SSC-Flip (PA-Fast-SSC-Flip) (s=4) [18], the proposed NR-Fast-SSC-Flip-ω (ω=2) decoder can obtain about 0.21dB gain, and the FER performance exceeds the cyclic-redundancy-check (CRC) aided SC-list (CRC-SCL) decoder (L=4).