• 정보보호학회논문지
• /
• 제22권1호
• /
• pp.3-10
• /
• 2012

본 논문에서는 GSM에서 사용되는 스트림 암호 A5/3에 대한 오류 주입 공격을 제안한다. 이 공격의 오류 주입 가정은 FDTC'05와 CISC-W'10에서 제안된 오류 주입 공격에 기반을 둔다. 본 논문에서 제안하는 오류 주입 공격은 64/128-비트 세션키를 사용하는 A5/3에 모두 적용 가능하며, 적은 수의 오류 주입을 이용하여 세션키를 복구할 수 있다. 이 공격 결과는 A5/3에 대한 첫 번째 키 복구 공격 결과이다.

• 대한전자공학회논문지
• /
• 제27권8호
• /
• pp.1221-1230
• /
• 1990

This paper presents a code generation method and an effective handling algorithm of ingeger constant multiplication for RISC machines in compiler design. As RISC Architectures usually use faster and more simply formed instructions than CISC's and most RISC processors do not have an integer multiplication instruction, it is required an effective algorithm to process integer multiplication. For the proposed code generator, Portable C Compiler(PCC) is redesigned to be suitable for an RISC machine, and composed an addition chain is built up to allow fast execution of constant multiplication, a part of integer one whicch appears very frequency in code generation phase.

• 한국정보처리학회논문지
• /
• 제7권2호
• /
• pp.520-528
• /
• 2000

마이크로 프로세서의 동작 속도가 빨라지면서 메모리의 데이터 전송 폭이 시스템 성능을 제한하는 중요 인자로 대두되면서 코드 밀도가 높은 컴퓨터 구조에 대한 연구의 필요성이 증대되고 있다. 본 논문에서는 코드 밀도가 높은 32비트 마이크로 프로세서 구조로 16비트와 32비트 2종류 길이의 명령어를 가지는 가칭 2가지 길이 명령어 세트 컴퓨터(Bi-length Instruction Set Computer : BISC)를 제안한다. 32비트 BISC는 16개의 범용 레지스타를 가지며, 오프셋과 상수 오퍼랜드의 길이에 따라서 2종류의 명령어를 가진다. 제안한 32비트 BISC는 FPGA로 구현하여 1.8432MHz에서 모든 기능이 정상적으로 동작하는 것을 확인하였고, 크로스 어셈블러와 크로스 C/C++ 컴파일러 및 명령어 시뮬레이터를 설계하고 동작을 검증하였다. BISC의 코드 밀도는 기존 RISC의 130~220%, 기존 CISC의 130~140%로 높은 장점을 가진다. 따라서 데이터 전송 폭을 적게 요구하므로 차세대 컴퓨터 구조로 적합하고, 프로그램 메모리 크기가 작아지므로 실장 제어용 마이크로 프로세서에 적합하기 때문에 폭 넓은 활용이 기대된다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(1)
• /
• pp.35-38
• /
• 2004

In this paper, we aim to implement the embedded VoIP Phone based on EISC core Microcontroller. EISC is recently new microprocessor architecture, which contains both advantage of RISC and CISC. This advantages are desirably resulted in high code density, high performance and 16/32/64bit scalable instruction length. Also, we select the embedded system which can be guaranteed performance and economical efficiency for implementation that system. As the step of this research, we first study basic system for implementation of target system. Next, we construct the structure of embedded VoIP Phone based on 32bit EISC MCU efficiently. And then we realize that constructed system and verify the performance of that realized system by the test of voice communication in field.

• 전자공학회논문지A
• /
• 제31A권10호
• /
• pp.132-140
• /
• 1994

In this paper, we consider the area-minimal implementation of the instruction decoder for microprogrammed processors such as modern CISC-type microprocessor. We formulate it as a constrained output encoding problem and, based on simulated annealing algorithm, propose efficient heuristic solution methods both for PLA and multi-level implementation of the decoder. Experimental results on various examples show that our methods produce, on the average, 10~40% reduction of the number of product terms for the PLA implementations and 9.8~34.4% reduction of the number of literal for the multi-level implementations compared to the results of random encoding method.

• Journal of Information Processing Systems
• /
• 제7권1호
• /
• pp.209-220
• /
• 2011

One of the major factors influencing the phenomenal growth of the smart phone market is the active development applications based on open environments. Despite difficulties in finding and downloading applications due to the small screens and inconvenient interfaces of smart phones, users download applications nearly every day. Such user behavior patterns indicate the significance of smart phone applications. So far, studies on applications have focused mainly on technical approaches, including recommendation systems. Meanwhile, the issue of culture, as an aspect of user characteristics regarding smart phone use, remains largely unexamined throughout the world. Hence, the present study attempts to analyze the highest ranked smart phone applications downloaded and paid for that are ranked the highest in 10 countries (Korea, Japan, China, India, the UK, USA, Indonesia, Canada, France, and Mexico) and we then derive the CDSC (Cultural Dimensions Score of Content) for these applications. The results derived are, then, mapped to the cultural dimensions model to determine the CISC (Cultural Index Score for Country). Further, culturally significant differences in smart phone environments are identified using MDS analysis.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2022년도 제66차 하계학술대회논문집 30권2호
• /
• pp.263-266
• /
• 2022

최근 프로세서 제조공정의 급속한 발전으로 프로세서의 종류에 상관없이 같은 운영체제를 설치 할 수 있게 되었다. 하지만 근본적으로 프로세서의 종류에 따라 차이점이 있고, 동작방식이 다르기 때문에 포렌식 할 경우 같은 운영체제라도 다른 결과가 나올 수 있다. 본 논문은 디지털포렌식을 이용하여 CISC 프로세서의 Windows 운영체제와 RISC 프로세서의 Windows운영체제를 비교하고, 프로세서 방식에 따른 차이점을 통해 후속 연구 방향을 제시한다.

• 전자공학회논문지D
• /
• 제36D권5호
• /
• pp.11-20
• /
• 1999

마이크로 프로세서의 동작 속도가 빨라지면서 메모리의 데이터 전송 폭이 시스템 성능을 제한하는 중요 인자가 되고 있다. 또한 CPU와 메모리 및 입출력회로가 하나의 반도체에 집적되는 실장 제어용 마이크로 프로세서의 가격을 낮추기 위해서 메모리 크기를 줄이는 것이 중요하다. 본 논문에서는 코드 밀도가 높은 32 비트 마이크로 프로세서 구조로 가칭 확장 명령어 세트 컴퓨터(Extendable Instruction Set Computer: EISC)를 제안한다. 32 비트 EISC는 16개의 범용 레지스타를 가지며, 16 비트 고정 길이 명령어, 짧은 오프셋 인덱스 어드래싱과 짧은 상수 오퍼랜드 명령어를 가지며, 확장 레지스타와 확장 프래그를 사용하여 오프셋 및 상수 오퍼랜드를 확장할 수 있다. 32비트 EISC는 FPGA로 구현하여 1.8432MHz에서 모든 기능이 정상적으로 동작하는 것을 확이하였고, 크로스 어셈블러와 크로스 C/C++ 컴파일러 및 명령어 시뮬레이터를 설계하고 동작을 검증하였다. 제안한 EISC의 코드 밀도는 기존 RISC의 140-220%, 기존 CISC의 120-140%로 현격하게 높은 장점을 가진다. 따라서 데이터 전송 폭을 적게 요구하므로 차세대 컴퓨터 구조로 적합하고, 프로그램 메모리 크기가 작아지므로 실장 제어용 마이크로 프로세서에 적합하기 때문에 폭 넓은 활용이 기대된다.

• Steel and Composite Structures
• /
• 제13권2호
• /
• pp.139-155
• /
• 2012

Serviceability rather than strength is the most critical design requirement for vibration-vulnerable floor constructions. Annoying vibrations due to normal walking activity have been observed more frequently on long-span lightweight floor systems in office and commercial retail buildings, raising the need for the development of floor vibration design procedures. This paper highlights some limitations of one of the most commonly used guidelines AISC/CISC DG11, and proposes improvements to this method. Design charts and approximate closed form formulas to estimate the walking response are developed in which various factors relating to the dynamic characteristics of both the floor and the excitation are considered. The accuracy of the proposed formulas and other proposals found in the literature is examined. The proposed modifications would be significant, especially with long-span floors where vibration levels may be underestimated by the current design procedure. The application of the proposed prediction method is illustrated by worked examples that reveal a good agreement with results obtained from finite element analyses and experiments. The presented work would enhance the accuracy and maintain the simplicity and convenience of the design guideline.

• 한국멀티미디어학회논문지
• /
• 제23권5호
• /
• pp.641-649
• /
• 2020

As the usage of mobile devices extremely increases, malicious mobile apps(applications) that target mobile users are also increasing. It is challenging to detect these malicious apps using traditional malware detection techniques due to intelligence of today's attack mechanisms. Deep learning (DL) is an alternative technique of traditional signature and rule-based anomaly detection techniques and thus have actively been used in numerous recent studies on malware detection. In order to develop DL-based defense mechanisms against intelligent malicious apps, feeding recent datasets into DL models is important. In this paper, we develop a DL-based model for detecting intelligent malicious apps using KU-CISC 2018-Android, the most up-to-date dataset consisting of benign and malicious Android apps. This dataset has hardly been addressed in other studies so far. We extract OPcode sequences from the Android apps and preprocess the OPcode sequences using an N-gram model. We then feed the preprocessed data into LSTM and apply the concept of Information Gain to improve performance of detecting malicious apps. Furthermore, we evaluate our model with numerous scenarios in order to verify the model's design and performance.