• 한국전자통신학회논문지
• /
• 제12권1호
• /
• pp.61-68
• /
• 2017

본 논문에서는 민간용으로 사용되는 GPS 시스템의 C/A 부호(Coarse Acquisition Code)를 연구, 모의실험하고, 분석하였다. 모의실험은 Matlab을 사용하였다. 실제의 GPS 신호를 해석하는 문제를 모의실험을 한 결과, 이 부호 문제의 융통성과 정확성을 확인할 수 있었다. 이의 방법의 응용으로 위성신호를 정확하게 추적할 수 있게 할 수 있고, 위성수신기의 성능을 향상시키는데 도움이 될 것이다.

• 한국통신학회논문지
• /
• 제22권3호
• /
• pp.506-514
• /
• 1997

In this paper, we implement digital circuit of despreading delay lock loop for GPS receiver. The designed system consists of Epoch signal generator, two 13bit correlators which correlates the received C/A code and the locally generated C/A code in the receiver, the C/A code generator which generates C/A code of selected satellite, and the direct digital clock synthesizer which generates the clock of the C/A code generator to control the phase and clock rate, the clock controller, and the clock divider. The designed circuit has the function of the acquisition and tracking by the autocorrelation characteristics of Gold code. The controller generates each other control signals according to the correlation value. The designed circuit is simulated to verify the logic functional performance. By using the simulator STR-2770 that generates the virtual GPS signal, the deigned FPGA chip is verified the circuit performance.

• Journal of Positioning, Navigation, and Timing
• /
• 제4권4호
• /
• pp.151-160
• /
• 2015

GPS L2C signal is a recently added civil signal to L2 frequency and is constructed by time division multiplexing of civil moderate (L2-CM) and civil long (L2-CL) code signals. While the L2-CM code is 20 ms-periodic and modulates satellite navigation message, the L2-CL code is 1.5s-periodic with 767,250 chips long code sequence and carries no data. Therefore, the L2-CL code signal allows receivers to perform a very long coherent integration. However, due to the length of the L2-CL code, the acquisition of the L2-CL code signal may take too long or require too much hardware resources. In this paper, we propose a three-step ultra-fast L2-CL code acquisition (TSCLA) technique for dual band GPS receivers. In the proposed TSCLA technique, a dual band GPS receiver sequentially acquires the coarse/acquisition (C/A) code signal at L1 frequency, the L2-CM code signal, and the L2-CL code signal to minimize mean acquisition time (MAT). The theoretical performance analysis and numerous Monte Carlo simulations show the significant advantage of the proposed TSCLA technique over conventional techniques introduced in the literature.

• 한국멀티미디어학회논문지
• /
• 제10권3호
• /
• pp.411-419
• /
• 2007

EVM(Embedded Virtual Machine)은 모바일 디바이스, 셋톱박스, 디지털 TV에 탑재되어 하드웨어에 독립적으로 수행되는 스택기반 가상기계이며, SIL(Standard Intermediate Language)은 EVM의 중간언어로 객체지향 언어와 순차적인 언어를 위한 연산 코드 집합을 갖고 있다. 기존에는 C 프로그램을 실행하기위해 플랫폼에 의존적인 목적코드로 변환하여 실행하였다. 이런 문제를 해결하기 위해 본 연구팀은 EVM을 개발하면서 목적기계의 코드가 아닌 플랫폼에 독립적인 스택기반의 SIL 코드를 생성하는 ANSI C 컴파일러를 개발하였다. 본 논문에서는 ANSI C 컴파일러가 생성한 SIL 코드를 3-주소 코드 형태의 재 표현된 ANSI C 프로그램으로 변환하는 SIL-to-C 역컴파일러(Decompiler) 시스템을 설계하고 구현하였다. 이와 같은 작업은 ANSI C 컴파일러가 생성한 SIL 코드가 올바른지를 확인할 수 있는 검증 방법을 제시하며, 소프트웨어 오작동 및 버전 호환이 이루어지지 않을 때 소프트웨어의 구조를 변경하고 수정하여 성능을 개선하는 작업을 용이하게 한다.

• 한국통신학회논문지
• /
• 제19권8호
• /
• pp.1464-1474
• /
• 1994

GPS(Global Positional System)는 인공위성을 이용하여 언제, 어디서나 자신의 위치를 정확히 측정할 수 있는 항법 시스템이다. 본 논문에서는 이 GPS 신호에서 항법 데이터를 복원하는 수신기의 지연동기 루프를 이론적으로 해석하고, 디지털 로직으로 설계하였다. 또한 동기과정의 논리동작을 분석하였다. 설계한 시스템은 수신된 C/A(coarse/acquisition) 코드와 수신기에서 발생된 C/A 코드와의 상관값을 구하는 상관기, 선택된 위성의 C/A 코드를 발생시키는 C/A코드 발생기, 그리고 C/A코드의 위상과 클럭속도를 조절할 수 있도록 C/A 코드 발생기의 클럭을 만드는 직접 디지탈 클럭 발생기로 구성된다. 제안한 디지탈 지연동기루프 시스템을 해석한 결과, 시스템 입력 신호전력이 -113.98dB이상이면 시스템이 90%이상의 검파 능력을 갖음을 확인하였다. 디지탈동기루프이 입력신호 즉, A/D 컴버터 전단의 입력신호 크기에 따라 디지탈 동기 루프의 성능 그래프와 문턱전압의 크기에 따른 성능분석의 그래프를 시뮬레이션을 통하여 분석하였다. 그리고 설계된 디지탈 지연동기루프를 로직 시뮬레이션한 결과, GPS 항법 데이타를 정확히 복원함을 확인하였다. 개선됨을 알 수 있었다.

• 전자공학회논문지C
• /
• 제34C권12호
• /
• pp.1-8
• /
• 1997

In this paper, a new method of state code assignment for reduction of switching activities of state transition in asynchronous circuits is proposed. The algorithm is based on a on-hot code and modifies it to reduce switching activities. To estimate switching activities as a cost functions we introduce state transition probability (STP). AS a results, the proposed algorithm has an advantage of 60% over with the conventional code assignment in terms of switching and code length of state assignment.

• 정보처리학회논문지C
• /
• 제11C권1호
• /
• pp.109-114
• /
• 2004

본 논문에서는 통신 시스템에서 발생하는 에러를 정정 및 검출하기 위한 새로운 부호와 그 복호 방식을 제안하였다. 데이터 0의 런 길이를 제한하고 데이터 1의 최소 밀도를 증가시키기 위하여 (15, 7) BCH 부호를 변형하였으며 전체 패리티 비트를 추가하였다. 제안된 부호는 (16, 7) 블록 부호이며 비트 클럭 신호의 재생 능력과 높은 에러 제어 능력을 가지고 있다. 제안된 부호에서 데이터 0의 런 길이는 7 이하이고, 데이터 1의 밀도는 1/8 이상이며 최소 해밍 거리가 6임을 입증하였다. 제안된 부호를 사용하였을 때의 복호 에러 확률, 에러 검출 확률, 바른 복호 확률을 제시하였다. 기존의 다른 방식들에 비하여 오류 제어 능력이 우수함을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제18권10호
• /
• pp.1495-1507
• /
• 1993

본 논문에서 마이크로프로그램 제어방식을 이용하여 CDP(Compact Disc Player)에서 사용되는 RS 부호(Reed-Solomon code)의 복호기를 설계하였다. 사용한 복호방법은 Newton 항등식들로 부터 얻어진 연립방정식들을 이용하여 오류위치다항식의 계수들을 구하고, C2(외부호)복호에서의 소실데이타 개수를 확인한다. 또한 C2복호에서 소실데이타 값들을 C1(내부호)복호 결과와 신드롬들을 이용하여 구한다. 이와 같은 복호방법을 이용하여 4개의 소실정정까지 할 수 있도록 해서 오류정정능력을 높였다. 설계한 복호기는 오류정정에 필요한 GF(28)상에서 연산을 수행할 수 있는 복호연산기와 프로그램 ROM을 가지고있는 복호제어기 띤 마이크로명령어(microinstruction)들로 구성된다. 마이크로명령어들을 이용하여 RS부호의 복호 알고리즘을 프로그램할 수 있으며, 성능향상이나 다른 용도에 사용하기 위해서는 프로그램 ROM만 바꾸면 가능하므로 간편하다. 본 논문에서 설계한 복호기는 Verilog HDL의 Logic Level Modeling을 이용하여 구현했으며, 설계된 복호기에서 각 마이크로명명령어들은 14비트(=1 word)이고, 프로그램 ROM의 크기는 360 word이다. 또한 C1과 C2를 모두 복호하는데 걸리는 최대시간은 424 clock-cycle이다.

• 한국컴퓨터정보학회논문지
• /
• 제13권3호
• /
• pp.45-55
• /
• 2008

내장형시스템의 복잡도 증가로 인하여 내장형 소프트웨어의 자동생성 및 하드웨어-소프트웨어 통합설계 방법론등이 크게 이슈화되고 있다. 자동화된 설계 방법론에 있어서 공통적인 요구사항은 시스템 설계를 효과적으로 모호성 없이 기술 할 수 있도록 정형화된 설계 언어를 제공하는 것과 설계 언어로 부터 자동으로 원하는 소프트웨어 코드를 생성하는 방법의 개발이다. 본 논문에서는 시스템 기술언어로 ITU-T에 의해 표준으로 권고되어 널리 사용되고 있는 SDL (Specification and Description Language)로부터 실시간 운영체제 uC/OS-II에서 수행될 임베디드 C코드를 자동으로 생성하는 자동화된 방법론을 제시한다. 연구 개발된 자동 내장형 C코드 생성기는 하드웨어-소프트웨어 통합설계환경에서 소프트웨어 설계의 한 축으로 이용될 수 있으며 SDL 시뮬레이터나 검증기를 통하여 개발하고자 하는 code의 기능을 초기 모델 수준에서 평가하고 검증 할 수 있다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1996년도 한국자동제어학술회의논문집(국내학술편); 포항공과대학교, 포항; 24-26 Oct. 1996
• /
• pp.1376-1379
• /
• 1996

In this paper a GPS receiver is developed using commercial chipsets. GP2010 RF front end and GP2021 Multi-channel correlator of GEC PLESSY are adapted in designing the receiver hardware. MC 68340 is used for controlling the correlator GP2021 and implementing the navigation processing. Also presented are some test results of the developed receiver whose software has an interrupt driven structure rather than common real-time kernel based structure.