• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.1169-1172
• /
• 2003

In this paper, a CLB-based CPLD low-power technology mapping algorithm consider area and delay time is proposed. To perform low power technology mapping for CPLD, a given Boolean network have to be represented to DAG. The proposed algorithm are consist of three step. In the first step, TD(Transition Density) calculation have to be performed. In the second step, the feasible clusters are generated by considering the following conditions: the number of output, the number of input and the number of OR-terms for CLB(Common Logic Block) within a CPLD. The common node cluster merging method, the node separation method, and the node duplication method are used to produce the feasible clusters. In the final step, low power technology mapping based on the CLBs is packing the feasible clusters into the several proper CLBs. The proposed algorithm is examined by using benchmarks in SIS. In the case of that the number of OR-terms is 5, the experiments results show that reduce the power consumption by 30.73% comparing with that of TEMPLA, and 17.11% comparing with that of PLAmap respectively.

• 한국정보통신학회논문지
• /
• 제14권2호
• /
• pp.305-311
• /
• 2010

iATA는 TCP/IP 네트워크상에서 ATA 명령어를 전달하기 위해 개발된 블록-레벨 프로토콜로서, 모바일 기기의 스토리지 한계를 극복하기 위한 대안으로 활용 될 수 있다. 본 논문은 RAID5 분산 스토리지 서버 개념을 iATA에 적용하여 스토리지 서버의 신뢰성과 속도를 개선하고자 한다. 분산 스토리지 서버중 하나의 서버가 다운된 경우에 나머지 서버 데이터의 XOR 함수를 적용하여 데이터 회복이 가능하며 이를 통해 데이터의 신뢰성을 높일 수 있다. 벤치마킹 실험과 시험을 통해 제안된 iATA 프로토콜은 제한된 스토리지를 가지고 있는 모바일 기기상에서 효율적이 고도 신뢰성 있는 가상 스토리지 프로토콜로서 사용될 수 있음을 보여주고 있다.

• 한국융합학회논문지
• /
• 제10권12호
• /
• pp.29-34
• /
• 2019

유전 알고리즘에서 해의 적합도를 계산하는 시간이 오래 걸린다면 메타모델을 만드는 것은 필수적이다. 이에 메타모델의 성능을 높여 유전 알고리즘이 더 좋을 해를 찾게 하기 위한 연구가 진행되어 왔다. 본 연구에서 우리는 이산적인 도메인에서 이산 월시 변환을 사용해 메타모텔의 성능을 높이고자 하였다. 이산 월시 변환을 통해 해의 기저를 변환했고 변환된 해를 사용해 메타모델을 만들었다. 의사-불리언 함수의 대표적인 함수인 NK 모형을 대상으로 실험했고 제안된 모델의 성능에 대한 실증적인 증거를 제공했다. 제안된 모델을 사용해 유전 알고리즘을 수행했을 때, 유전알고리즘이 더 좋은 해를 찾음을 확인했다. 특히, 선행 연구인 유사도 함수를 이산적인 도메인에 적합하게 수정한 방사기저 함수 네트워크보다 좋은 성능을 보였다.

• 한국컴퓨터정보학회논문지
• /
• 제10권2호
• /
• pp.49-57
• /
• 2005

본 논문은 상관관계(trade-off)에 의한 CLB구조의 CPLD 저전력 기술 매핑 알고리즘을 제안하였다. 제안한 저전력 기술 매핑 알고리즘은 주어진 불린 네트워크를 DAG로 구성하여 소모전력 계산을 위한 TD(Transition Density) 계산 단계와 매핑 가능 클러스터 생성, CLB 패킹의 단계로 구성하였다. TD 계산 단계는 DAG를 구성하고 있는 각 노드들에 대한 스위칭 동작을 계산하여 전체 소모 전력을 계산하는 단계이다. 매핑 가능 클러스터 생성 단계는 주어진 CPLD의 CLB에 대한 입출력의 수와 OR 텀수를 고려하여 매핑 가능 클러스터를 생성하는 단계이다. 매핑 가능 클러스터를 생성하기 위하여 공통 노드 클러스터 병합과 노드 분할, 노드 복제의 방법을 이용한다. 제안된 알고리즘을 SIS에서 제공되는 벤치마크에 적용하여 실험한 결과 OR 텀수를 5로 했을 경우 기존의 CPLD 기술 매핑 알고리즘인 TEMPLA에 비해 30.73$\%$의 소모전력이 감소되었으며, PLAmap에 비해 17.11$\%$감소되었다.