• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.36-42
• /
• 2008

본 논문은 광통신-시리얼 링크를 위한 40Gb/s 클록 및 데이터 복원 회로의 설계를 제안한다. 설계된 본 회로는 다중 위상을 생성하는 LC 탱크 PLL을 이용하여 8개의 샘플링 클록을 생성하고 $2{\times}$ 오버샘플링 구조의 뱅-뱅 위상 검출기를 이용하여 데이터와 클록의 위상을 조정한다. 40Gb/s의 입력 데이터가 샘플링을 거쳐서 1:4 디멀티플렉싱되어 4채널에 10Gb/s 출력으로 복원되는 구조로서 디지털과 아날로그의 전원을 분리하여 설계가 진행되었다. 인덕터를 사용하여 칩면적은 $2.8{\times}2.4mm^2$을 차지하고 전력소모는 약 200mW이다. 0.18um CMOS공정으로 칩 제작후 측정결과 채널당 악 9.5Gb/s 출력이 측정되었다(직렬입력 약 38Gb/s 해당).

• 한국항공우주학회지
• /
• 제32권4호
• /
• pp.34-42
• /
• 2004

본 논문에서 위성의 롤/요 자세제어를 위해 더블 김벌을 이용하며 2 종류의 피드백 제어기를 설계하였다. 하나는 롤과 요 제어압력에 위상 차이가 없는 PD 제어기이고 다른 하나는 요 제어입력에 위상지연이 있는 PD 제어기이다. 위상지연 보상기는 요각 제어를 위한 1차 시스템으로 설계하였다. 일정한 외란과 초기 뉴테이션 오차가 있는 경우에 대해 시뮬레이션하여 요각의 정상상태 오차와 rising time 의 결과로부터 위상지연 보상기가 효과적임을 검증하였다. 본 시뮬레이션에 사용된 변수 값은 무궁화위성 1호를 대상으로 하였다.

• 대한전자공학회논문지TC
• /
• 제42권9호
• /
• pp.1-10
• /
• 2005

본 논문에서는 디지털 방식으로 온도에 의한 왜곡을 보상할 수 있는 사전왜곡제거기 알고리듬을 제안하였다. 사전왜곡제거 알고리듬은 입력레벨에 따른 시스템 비선형 왜곡뿐만 아니라 온도에 따른 왜곡의 보상성분을 산출하여 베이스밴드 영역의 디지털 신호를 사전 왜곡함으로써 발생하는 왜곡을 상쇄시키는 알고리듬이다. 이와 같은 알고리듬의 우수성을 증명하기 위해 Saleh의 고출력 증폭기 모델에 적용하여 컴퓨터 모의실험을 한 결과, 기존의 A&P PD 방식보다 P1dB는 약 0.5dBm 증가하였고, 위상천이는 약 $0.8^{o}$ 감소하였으며, 온도보상 기법을 적용한 사전왜곡제거기 로 증폭기의 PldB를 약 2dBm 개선하였고, 위상천이는 약$0.1^{o}$ 이하로 안정시켰다. 또한 이 증폭기에 UMTS 신호 샘플을 인가 시 온도보상 기법을 적용한 사전왜곡 제거기의 IMD3가 온도보상 기법을 적용하지 않은 경우보다 10dBm 감소하였으며, 왜곡제거기가 없는 신호보다 19dBm 감소시킴으로써 우수한 선형성을 보였다.