• 한국전자파학회논문지
• /
• 제12권4호
• /
• pp.630-643
• /
• 2001

본 논문에서는 다중경로 레일리 페이딩 환경에서 하이브리드 SC/MRC-$L_{c}/L$ 다이버시티 수신 Multi-Carrier DS-CDMA 시스템의 성능을 해석하고, 이를 광대력 DS-CDMA 시스템의 성능과 비교, 분석하였다 Multi-Ca-rrier DS-CDMA 시스템에서는 각 반속파의입력 다이버시티 가지 L 개중에서 $L_{c}$ 개를 선택하여 최대비 합성하며, 하이브리드 SC/MRC 다이버시티의 출력 신호에 대하여 각각 반송파별로 상관기를 이용하여 동조 복조 및 역확산을 수행한다. 분석 결과, 하이브리드 SC/MRC-$L_{c}/L$ 다이버시티 수신 광대역 DS-CDMA 시스템은 모든 다이버시티 가지에 대해 비트 동기나 위상 동기가 요구되지 않으므로 시스템의 구조가 간단하며, 비트 동기나 위상 동기가 요구되는 최대비 합성 다이버시티 수신보다는 오율 성능이 떨어지지만, 선택 다이버시티 수신보다는 오율 성능이 좋음을 알 수 있었다. 그리고, 각 다이버시티 가지로부터 이득을 얻게 되므로 하이브리드 SC/MRC-$L_{c}/L$ 수신시 Multi-Carrier DS_CDMA 시스템은 다중경로 페이딩 채널에서 기존의 광대역 DS-CDMA 시스템보다 성능이 개선된다. 무선 데이터 통신에서 요구되는 오율 $10^{-6}$을 목표로 했을 때 4개의 반송파를 이용하는 경우 하이브리드 SC/MRC-2/4 다이버시티 수신시, 하이브리드 SC/MRC-2/3 다이버시티 수신할 때 보다 사용자를 17명 더 증가시킬 수 있음을 알 수 있었다. 이로서 하이브리드 SC/MRC-$L_{c}/L$ 다이버시티 수신시 입력 다이버시티 가지(L)를 증가시킴으로써 다이버시티 가지의 선택의 폭을 늘릴 수 있어서, 이득을 얻게 된다는 것을 알 수 있었다.

• 한국통신학회논문지
• /
• 제21권4호
• /
• pp.984-995
• /
• 1996

Data errors according to the various noises caused in the satellite communication links are corrected by the Viterbi decoding algorithm which has extreme error correcting capability. In this paper, we designed and implemented a convolutional encoder and Viterbi decoder ASIC which is used to encode the input data at the transmit side and correct the errors of the received data at the receive side for use in the VSAT communication system. And this chip may be used in any BPSK, QPSK, or OQPSK transmission system. The ambiguity resolver corrects PSK modem ambiguities by delaying, interting, and/or exchanging code symbol to restore their original sequence and polarity. In case of previous decoding system, ambiguity state(AS) of data is resolved by external control logic and extra redundancy data are needed to resolve AS. But, by adopting decoder proposed in this paper, As of data is resolved automatically by internal logic of decoder in case of continuous mode, and by external As line withoug extra redudancy data in burst mode case. So, decoding parts are simple in continuous mode and transmission efficiency is increased in bust mode. The features of this chip are full duplex operation with independent transmit and receive control and clocks, start/stop inputs for use in burst mode systems, loopback function to verify encoder and decoder, and internal or external control to resolve ambinguity state. For verification of the function and performance of a fabricated ASIC chip, we equiped this chip in the Central and Remote Earth Station of VSAT system, and did the performance test using the commerical INTELSAT VII under the real satellite link environmens. The results of test were demonstrated the superiority of performance.

• 한국군사과학기술학회지
• /
• 제21권1호
• /
• pp.115-123
• /
• 2018

In this paper, we consider the applicability of time-hopping(TH) systems for anti-jamming(AJ) communication. We first briefly summarize fundamentals of TH systems and several common jamming scenarios that have been considered in the literature. We then analyze the AJ performance of TH systems under those common jamming environments. From our simulation results, we reveal that among narrow band, partial band, broadband, and sweep jamming, partial band and sweep jamming are the best ones from jammer perspective. For the partial band jamming case, we show that the most effective bandwidth ratio and location are 50 % and 2.5-3.5 Ghz, respectively. For the sweep jamming case, we illustrate that the AJ performance of the TH system is enhanced when the sweep duration approaches to the bit duration. In addition, we pointed out that the most efficient jamming bandwidth ratio is 1/2. Finally, our results show that the TH-BPSK system greatly outperforms the TH-PPM counterpart.

• 한국전자파학회논문지
• /
• 제20권9호
• /
• pp.868-882
• /
• 2009

본 논문에서는 현재 주목을 받고 있는 테라헤르츠 대역의 주파수에서 근거리 무선 통신 응용을 위한 채널 모델과 무선 링크의 성능 분석에 대하여 서술한다. 10 Gbps 이상의 전송 속도를 실현하기 위해서는 주파수 대역폭이 기존의 밀리미터파에서 사용하는 주파수 대역폭보다 더 넓은 대역폭이 필요하며, 이 대역폭을 얻기 위해서는 테라헤르츠 주파수 대역으로 자연적으로 옮겨가지 않을 수 없다. ITU-R P.676-7 모델을 이용하여 테라헤르츠 대역의 대기 전파 감쇠 특성 분석 결과, 중심 주파수 220, 300, 350 GHz에서 약 68, 48, 45 GHz의 주파수 대역폭이 가용하며, 스펙트럼 효율이 1 이하인 변조 방식으로도 10 Gbps 이상의 데이터 속도를 얻을 수 있음을 시뮬레이션을 통하여 확인하였다. 간략화 PDP 모델을 이용하여 실내 공간의 건물 재질에 따른 지연 특성을 분석하였다. 실내 공간의 크기 $6\;m(L){\times}5\;m(W){\times}2.5\;m(H)$에서 콘크리트 벽의 경우 TE 편파에서 RMS 지연 확산은 9.23 ns였다. 이 결과는 참고문헌의 Ray-Tracing 시뮬레이션에서 얻은 10 ns 이내에 근접한다. 옥내 무선 링크 성능 분석 결과, 수신기의 감도는 BPSK 변조 방식을 사용하는 경우 대역폭 $5{\sim}50\;GHz$에 대하여 $-56{\sim}-46\;dBm$이고, 안테나 이득은 10 m 링크에서 $26.6{\sim}31.6\;dBi$였다. AWGN 채널과 LOS 환경을 가정할 때 송신기 출력 -15dBm에서 캐리어 주파수 220, 300, 350 GHz일 때 최대 달성 가능한 데이터 속도는 각각 30, 16, 12 Gbps였다. 이 결과는 BPSK 변조 방식을 사용하여 1 m 링크에서 얻은 결과이다. BER은 $10^{-12}$으로 가정하였고, 송신기 출력을 증가시키면 더욱 높은 데이터 속도를 얻을 수 있다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2006년도 International Symposium on GPS/GNSS Vol.2
• /
• pp.385-390
• /
• 2006

This paper examines the sampling and jitter specifications and considerations for Global Navigation Satellite Systems (GNSS) software receivers. Software radio (SWR) technologies are being used in the implementation of communication receivers in general and GNSS receivers in particular. With the advent of new GPS signals, and a range of new Galileo and GLONASS signals soon becoming available, GNSS is an application where SWR and software-defined radio (SDR) are likely to have an impact. The sampling process is critical for SWR receivers, where it occurs as close to the antenna as possible. One way to achieve this is by BandPass Sampling (BPS), which is an undersampling technique that exploits aliasing to perform downconversion. BPS enables removal of the IF stage in the radio receiver. The sampling frequency is a very important factor since it influences both receiver performance and implementation efficiency. However, the design of BPS can result in degradation of Signal-to-Noise Ratio (SNR) due to the out-of-band noise being aliased. Important to the specification of both the ADC and its clocking Phase- Locked Loop (PLL) is jitter. Contributing to the system jitter are the aperture jitter of the sample-and-hold switch at the input of ADC and the sampling-clock jitter. Aperture jitter effects have usually been modeled as additive noise, based on a sinusoidal input signal, and limits the achievable Signal-to-Noise Ratio (SNR). Jitter in the sampled signal has several sources: phase noise in the Voltage-Controlled Oscillator (VCO) within the sampling PLL, jitter introduced by variations in the period of the frequency divider used in the sampling PLL and cross-talk from the lock line running parallel to signal lines. Jitter in the sampling process directly acts to degrade the noise floor and selectivity of receiver. Choosing an appropriate VCO for a SWR system is not as simple as finding one with right oscillator frequency. Similarly, it is important to specify the right jitter performance for the ADC. In this paper, the allowable sampling frequencies are calculated and analyzed for the multiple frequency BPS software radio GNSS receivers. The SNR degradation due to jitter in a BPSK system is calculated and required jitter standard deviation allowable for each GNSS band of interest is evaluated. Furthermore, in this paper we have investigated the sources of jitter and a basic jitter budget is calculated that could assist in the design of multiple frequency SWR GNSS receivers. We examine different ADCs and PLLs available in the market and compare known performance with the calculated budget. The results obtained are therefore directly applicable to SWR GNSS receiver design.