• Proceedings of the IEEK Conference
• /
• 2000.11a
• /
• pp.255-258
• /
• 2000

This paper presents an Interprocessor Communication Network(IPC net) in ATM switching system. In order to supply stable and independent path for processor communication, additional network i.e., Ethernet, is suggested. An Ethernet switch centered on Ethernet binds each processor into a work range. IPC net proposed in this paper assures end-to-end inter-processor connection, uniform 100Mbps Ethernet bandwidth and enhanced user cell throughput of ATM switch with minimum Ethernet supporting block integrated into ATM system

• Proceedings of the IEEK Conference
• /
• 1998.10a
• /
• pp.103-106
• /
• 1998

일반적으로 교환기에 수용되는 전원장치는 일반 산업용 장비 보다 높은 신뢰성이 요구된다. 특히, ATM 교환기와 같이 회로팩의 고밀집도를 요구하는 시스템에서는 전원장치도 시스템에 부합되는 안정성, 내환경성, 내구성, 고 집적화, 최소화 등의 필수 기술 요건들로 접근되어야 한다. 동시에 ATM 교환기의 수명시간을 보장하기 위한 운용, 유지보수 능력도 만족되어야 한다. 따라서, 본 고에서는 ATM 교환기가 운용중 점검 및 정비가 요구되는 전원장치의 운용유지보수성에 관련된 기술 사항들을 제안한다.

• Electronics and Telecommunications Trends
• /
• v.12 no.1 s.43
• /
• pp.15-25
• /
• 1997

적어도 20~30년 내에 완전한 ATM 망이 운용되기 위해서 음성 및 데이터와 같은 기존 협대역 통신뿐 아니라 대화형 TV같은 새로운 타입의 광대역 통신이 가능한 대용량 시스템이 요구되므로, 기존의 일반적인 ATM 교환기의 다중프로세서 시스템 구조 및 특성을 살펴보고, 초고속 정보 통신망 환경에 부합되는 대용량 ATM 시스템을 위한 새로운 다중프로세서의 구조를 고찰함으로써 미래의 시스템 설계 방향을 제시한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.04a
• /
• pp.409-411
• /
• 2001

기존의 인터넷 망은 대부분 최선형 서비스를 지원하고 있어 다양한 서비스 품질을 요구하는 사용자의 요구를 만족시키기에는 어려움이 있었으며, 이러한 문제점을 해결하기 위해서 ATM 스위치 기반의 MPLS 망이 구상되었다. ATM 스위치를 기반으로 하는 MPLS 망은 기존 ATM 망에 간단한 L3 라우팅 모듈을 추가하여 인터넷 서비스의 제공이 가능하고, 사용자에게 다양한 서비스 레벨을 지원 할 수 있다는 장점이 있다. 본 논문에서는 MPLS 시스템에서 IP 주소 Lookup을 위한 Forwarding Engine에 대한 큐잉 모델을 설정하고, 인터넷에서 사용되는 프로토콜들에 대한 통계적인 분석을 수행하여, 트래픽 부하에 따른 Forwarding Engine의 성능을 분석하였다.

• Journal of IKEEE
• /
• v.1 no.1 s.1
• /
• pp.83-92
• /
• 1997

Multipath ATM switch architectures have the potential to accommodate easily the design of high-speed and large capacity ATM switches which can handle a very large amount of switching throughputs. However, the multipath architecture inevitably encounters out-of-sequence problems. We propose a multipath switch model to analyze the out-of-sequence phenomenon. And we analyze the out-of-sequence performance dependency on the architecture parameters : the number of multipath, the trunk utilization, the switch size, and the number virtual channels/trunk. Indexing terms : ATM switch, Multipath archltecture, Out-of-sequence performance, Cell sequence integrity, Analytical model.

• The Transactions of the Korea Information Processing Society
• /
• v.7 no.8S
• /
• pp.2597-2607
• /
• 2000

ATM은 고속통신 네트워크를 구현하기 위하여 요구에 따라 대역폭의 확장을 통한 망 자원의 효율성과 융통성을 제공한다. ATM은 서로 다른 서비스 품질을 필요로 하는 음성, 비디오, 이미지 및 데이터를 포함하는 다양한 응용을 지원한다. ATM Forum 보안 그룹은 ATM 네트워크에 대한 보안 서비스를 정의한 보안 규격을 발표하였다. 본 논문에서는 ATM 네트워크 보안 기술에 대한 일반적인 요구 사항과 ATM 네트워크에서 보안이 취약성을 분석하고, ATM Forum을 중심으로한 ATM 보안 모델을 소개하고, 초고속통신망(ATM-WAN)환경에 적용할 수 있는 ATM 네트워크 접속 모델 및 서비스 이용자 유형별 사용자 데이터 보호 모델을 소개하고 시뮬레이터를 이용하여 암호 알고리즘에 따른 데이터 전달 특성을 분석한다.

• The Transactions of the Korea Information Processing Society
• /
• v.6 no.1
• /
• pp.167-174
• /
• 1999

In this paper, we propose the adaptive separated-queueing ATM switching model for the effective processing of the various types of multimedia traffic by virtue of ATM switching network with multiple outlets which is the essential part of B-ISDN. This proposed model employs the dynamically separated buffering mechanism in the processing of two classes of cell, realtime service traffic and non-realtime service traffic, at the output buffer to enhance the overall QoS(Quality of Service). The adopted ATM switch architecture has Batcher-banyan based network, but it uses different topologies and control techniques 6to resolve the cell contention. For the performance evaluation of our proposed method, we have done both analytical modeling and simulation. The both results show that our proposed queueing strategy is quite appropriate to the ATM switch with multiple outlets and can quarantee the QoS requirements of the incoming multimedia traffic.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.6 no.5
• /
• pp.703-717
• /
• 2002

This paper illustrates the implementation of a scalable shared buffer asynchronous transfer mode (ATM) switch. The designed shared buffer ATM switch has a shared buffet of a pipelined memory which has the access time of 4 ns. The high-speed buffer access time supports a possibility of the implementation of a shared buffer ATM switch which has a large switching capacity. The designed switch architecture provides flexible switching performance and port size scalability with the independence of queue address control from buffer memory control. The switch size and the buffer size of the designed ATM switch can be reconfigured without serious circuit redesign. The designed prototype chip has a shared buffer of 128-cell and 4 ${\times}$ 4 switch size. It is integrated in 0.6um, double-metal, and single-poly CMOS technology. It has 80MHz operating frequency and supports 640Mbps per port.

• Proceedings of the Korean Operations and Management Science Society Conference
• /
• 1998.10a
• /
• pp.179-179
• /
• 1998

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.22 no.9
• /
• pp.1867-1879
• /
• 1997

DREAM-S is a distributed main-memory database system for the real-time processing of shared operational datra in ATM switching systems. DREAM-S has a client-server architecture in which only the server has the diskstorage, and provides the T-Tree index structure for efficient accesses to the data. We propose a recovery technique for the T-Tree index structre in DREAM-S. Although main-memory database system offer efficient access performance, the database int he main-memory may be broken when system failure such as database transaction failure or power failure occurs. Therfore, a recovery technique that recovers the database (including index structures) is essential for fault tolerant ATM switching systems. Proposed recovery technique relieves the bottleneck of the server processors disk operations by maintaining the T-Tree index structure only in the main-memory. In addition, fast recovery is guaranteed even in large number of client systems since the T-Tree index structure(s) in each system can be recovered cncurrently.