• 전자공학회지
• /
• 제19권6호
• /
• pp.61-68
• /
• 1992

최근 우리나라의 세계 반도체 시장 점유율이 갈수록 높아지고 있다. DRAM과 같은 경우는 세계 2위 수출국으로 떠올랐다. 이에 따른 선진 외국의 무역 압력이 거세지고 있다. 특히 미국의 경우 미ㆍ일 반도체 협정 체결을 한국에까지 확산하려고 하며, 각종 기술에 대한 특허 제소를 하고 있다. 그러나 국내 반도체 산업은 DRAM부분에 집중되어 있어서 기술 집약적인 ASIC 부분은 취약하다. 또한 세계의 반도체 시장중에서 ASIC이 차지하고 있는 비중이 갈수록 커지는 현상에 미루어 보아 빠른 시일내에 ASIC 부분을 강화해야 할 필요성이 있다. 본고에서는 국내에 도입된 ASIC 설계 환경을 살펴본 후, 현재 추진되고 있는 새로운 ASIC 설계 환경을 고찰한다. 또한 ASIC 설계 환경에서 중요한 역할을 하는 ASIC CAD환경에 대하여 살펴보기로 한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.695-701
• /
• 1988

본 연구에서는 구조적 표현의 화상 처리 알고리즘인 BF(Breadth First) 선형 4진 트리 알고리즘(BFQT 알고리즘)의 압축, 재생부를 하드웨어화 하여 ASIC(Application Specific Integrated Circuit)을 설계한다. ASIC과 IBM PC와의 인터페이스를 명시하며, 새로운 하드웨어 알고리즘을 도입하여 ASIC의 세부구조를 설계한다. 소프트웨어로 수행할 때 보다 제안된 ASIC으로 수행할 때가 압축은 약 21배, 재생은 약 4배 빨라지는 것으로 추정된다.

• ETRI Journal
• /
• 제11권3호
• /
• pp.73-95
• /
• 1989

본고에서는 최근 각광 받고 있는 ASIC 설계기술에 대해 그 설계과정과 설계방법을 언급하고, ASIC 설계를 위한 기술을 CMOS 게이트 어레이(2um : Double Metal Layer)를 중심으로 타이밍을 고려한 설계기법, 신뢰도를 고려한 설계기법, 테스트를 고려한 설계기법, 최적 설계기법, 페키지 및 베이스 어레이 선택방법 등으로 나누어 제시했다.

• 전자통신동향분석
• /
• 제8권3호
• /
• pp.77-94
• /
• 1993

종래의 게이트레벨 회로도 입력에 의한 설계기법으로는 대규모화하는 ASIC의 개발에 대응할 수 없다. 그 타개책으로서, 하드웨어 기술언어와 논리합성을 이용한 Top-Down 설계기법이 주목을 받고 있다. 본 고에서는, ASIC 설계 기술의 현황과 향후 동향에 대해서 알아본 후, 하드웨어 기술언어의 비교와 검토, 그리고 지금까지 전세계의 표준 하드웨어 기술언어로서 널리 보급되어 있는 VHDL의 개요에 대해서 소개한다.

• 대한전자공학회논문지SD
• /
• 제37권5호
• /
• pp.66-76
• /
• 2000

본 논문은 가요반주기의 OSD(On Screen Display)에 필요한 영상· 자막처리 ASIC의 설계에 관한 내용을 기술한다. 기존의 자막처리는 범용 DSP를 이용하여 소프트웨어적으로 처리되었으나, 본 논문에서는 하드웨어 비용을 절감할 수 있는 ASIC을 설계하였다. 설계된 자막처리 ASIC의 주요기능은 외부로부터 명령코드와 함께 영상 및 자막 데이터를 받아 여러 영상효과를 가하여 화면으로 출력하는 것이다. 전체적인 설계는 Compass tool에서 schematic으로 설계되었고 부분적으로 VHDL로 코딩하였다. 설계된 ASIC은 로직 시뮬레이션을 통하여 일차적으로 검증한 후, FPGA를 이용하여 실제 시스템에 응용하여 최종 점검을 하였다. 칩은 0.8㎛ CMOS 공정을 활용하여 제작하였으며, 제작된 칩은 가요 반주기에서 원하는 기능을 수행하는 것을 확인하였다.

• 정보처리학회논문지D
• /
• 제9D권1호
• /
• pp.161-166
• /
• 2002

PN 코드 포착 과정에서 기존의 방식은 한 시점에서 PN 코드를 검색하므로 PN 코드 포착시간에서 문제가 있다. 본 논문에서는 서로 다른 2개의 코드시점에서 PN 코드를 검색하므로 PN 코드 포착시간을 줄일 수 있는 알고리즘을 제안한다. 본 논문에서는 새롭게 제안한 알고리즘으로 ASIC 칩을 설계하였다. 제안한 알고리즘을 이용하여 설계한 ASIC 칩은 기존의 PN 코드 포착과정보다 면적(게이트의 수)은 약간 늘어났지만 PN 코드포착의 성능은 기존의 방법보다 더 좋음을 확인했다.

• 한국통신학회논문지
• /
• 제24권10A호
• /
• pp.1597-1602
• /
• 1999

B-ISDN에 쓰이는 ATM 교환기 스위치 링크 및 망동기용 아날로그 / 디지털 혼합형 주파수 체배 분배 ASIC을 설계하였다. 이 ASIC은 46.94 MHz의 외부 입력 클럭을 이용하여 234.7 MHz의 시스템 클럭 및 77.76 MHz, 19.44 MHz의 가입자 클럭을 발생시키는 역학을 하며, 여러 개의 외부 입력 클럭에 대한 체크 및 선택 기능도 동시에 포함한다. 효율적인 ASIC 구성을 위하여 고속의 클럭 발생을 위한 아날로그 PLL 회로는 전주문 방식을, 외부 입력 클럭 체크 및 선택을 위한 디지털 회로는 표준셀 방식을 사용하여 아날로그 / 디지털 혼합 방식으로 설계하였으며, 0.8 $\mu\textrm{m}$ 디지털 CMOS 공정으로 제작 가능하도록 저항 및 커패시터를 특별한 방법으로 레이아웃 하였다.

• 전자통신동향분석
• /
• 제3권2호
• /
• pp.116-133
• /
• 1988

ASIC (Application Specific Integrated Circuit)은 직역하면 응용특정 IC, 혹은 특정용도 IC로서 LSI시장의 조사회사인 Dataquest사가 '84년경부터 사용하기 시작한 말이다. ASIC이 최근 크게 주목을 끌고있는 것은, 반도체 사용자가 자신의 제품에 개성을 불어넣기 위해서는 범용IC를 사용해온 것으로는 기술적 우위성이 확보되지 않는다고 판단했기 때문에 주문형 LSI를 강하게 추진해 왔다는 것과 반도체 메이커도 메모리IC를 중심으로 한 범용IC시장의 부진, 더우기 날로 더해가는 반도체 시장의 시장쟁탈 및 무역마찰로 인해 ASIC 시장에로의 참여가 강화되어 왔다는 점 등을 들수있다. 집적화 기술은 매년 진보하여 지금은 100만개 이상의 트랜지스터를 집적할 수 있게 되었다. 따라서 지금까지 SSI/MSI를 사용해서 회로설계한 기능단위의 칩을 프린터 기판위에 조합시켜 시스팀을 구축해 왔으나, 앞으로는 하나의 칩위에 시스팀을 구성하는 시대로 변하고 있다. ASIC은 그 요청에 따라서 one-chip화의 개념에 따라서 만들어진 것으로서, 시장환경에 대단히 유익한 디바이스로 생각할 수 있다. 시스팀의 one-chip화의 실현결과 압도적으로 소형화, 경량화, 성자원화가 달성됨과 동시에 신뢰성 및 동작성능도 우수하게 되었다. ASIC기술은 현재 주류로 되어있는 게이트 어레이를 볼때, 개발비용은 크게 감소하여 개발기간도 논리회로가 완성된다면 3~4주 정도로 단축시킬수 있다. ASIC 설계에는 각 공정에 있어서 고도의 컴퓨터 지원설계가 채용되고 제조공정에서는 첨단의 프로세서 기술 등이 이용되므로 ASIC기술은 종합적인 첨단기술의 집약이라고 불러도 좋을것이다. 이러한 기술추세에 맞추어 전자통신 동향분석지 제3권 제1호(1988.3.)에 발표된 최신 ASIC기술동향의 후속편으로 ASIC에 관련된 중요용어 50개를 선정, 알파벳 순으로 나열하여 설명하였다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2000년도 추계학술대회 학술발표 논문집
• /
• pp.372-375
• /
• 2000

퍼지 시스템은 비선형 시스템을 해석하고 제어기 설계 등에 많이 이용되고 있으나 대부분의 그 구현은 PC나 웍스테이션의 프로그램에 의존하고 있다. 고속의 동작을 요구하는 시스템이나 소형 시스템에는 전용 프로세서의 사용이 필요하다. 본 논문에서는 여러 퍼지 시스템 중에서 적은 규칙수로도 효과적인 성능을 나타내고 결론부가 선형식으로 표현되어 ASIC을 이용한 하드웨어화가 용이한 형태를 가진 TSK퍼지 추론 프로세서를 FPGA로 구현한다. ASIC의 설계는 Top-down 방식을 이용하여 전체구성은 Schematic을 이용하고 기능블록은 VHDL로 기술한다. TSK퍼지 추론의 연산은 전제부와 결론부를 병렬연산함으로써 고속처리를 구현하고 이에 필요한 제어부를 설계하였다. 또한 하드웨어 구현을 위해 실수연산을 이산화된 연산으로 바꾸고 이에 따른 나누기 연산자를 구현하였다.

• 한국통신학회논문지
• /
• 제19권6호
• /
• pp.1046-1055
• /
• 1994

본 논문에서는 영상 신호처리에 적합한 고속 1 line VRAM을 ASIC화 설계하기 위하여 엑세스 시간특성 및 집적도가 우수한 3-TR dual-port 다이나믹 셀을 채용하여 메모리 코어를 설계하였다. 고속 파이프라인 동작을 위하여 서브어레이 1로부터 첫 행을 분리하였고, TM기 비트 라인에 데이터 래치 구조를 채용하여 한 번지의 동시 입.출력이 가능하도록 설계하였다. 주변 회로로 번지 선택기, 1/2V 전압 발생기를 각각 설계하여 개선된 동작특성을 확인한 후 1.5[ m] CMOS 설계규칙을 이용하여 ASIC화 설계하였다.