• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.431-432
• /
• 2012

In the era of 20 nm scaled semiconductor volume manufacturing, Microelectronics Manufacturing Engineering Education is presented in this paper. The purpose of microelectronic engineering education is to educate engineers to work in the semiconductor industry; it is therefore should be considered even before than technology development. Three Microelectronics Manufacturing Engineering related courses are introduced, and how undergraduate students acquired hands-on experience on Microelectronics fabrication and manufacturing. Conventionally employed wire bonding was recognized as not only an additional parasitic source in high-frequency mobile applications due to the increased inductance caused from the wiring loop, but also a huddle for minimizing IC packaging footprint. To alleviate the concerns, chip bumping technologies such as flip chip bumping and pillar bumping have been suggested as promising chip assembly methods to provide high-density interconnects and lower signal propagation delay [1,2]. Aluminum as metal interconnecting material over the decades in integrated circuits (ICs) manufacturing has been rapidly replaced with copper in majority IC products. A single copper metal layer with various test patterns of lines and vias and $400{\mu}m$ by $400{\mu}m$ interconnected pads are formed. Mask M1 allows metal interconnection patterns on 4" wafers with AZ1512 positive tone photoresist, and Cu/TiN/Ti layers are wet etched in two steps. We employed WPR, a thick patternable negative photoresist, manufactured by JSR Corp., which is specifically developed as dielectric material for multi- chip packaging (MCP) and package-on-package (PoP). Spin-coating at 1,000 rpm, i-line UV exposure, and 1 hour curing at $110^{\circ}C$ allows about $25{\mu}m$ thick passivation layer before performing wafer level soldering. Conventional Si3N4 passivation between Cu and WPR layer using plasma CVD can be an optional. To practice the board level flip chip assembly, individual students draw their own fan-outs of 40 rectangle pads using Eagle CAD, a free PCB artwork EDA. Individuals then transfer the test circuitry on a blank CCFL board followed by Cu etching and solder mask processes. Negative dry film resist (DFR), Accimage$^{(R)}$, manufactured by Kolon Industries, Inc., was used for solder resist for ball grid array (BGA). We demonstrated how Microelectronics Manufacturing Engineering education has been performed by presenting brief intermediate by-product from undergraduate and graduate students. Microelectronics Manufacturing Engineering, once again, is to educating engineers to actively work in the area of semiconductor manufacturing. Through one semester senior level hands-on laboratory course, participating students will have clearer understanding on microelectronics manufacturing and realized the importance of manufacturing yield in practice.

• 한국해양학회지
• /
• 제8권1호
• /
• pp.9-21
• /
• 1973

1. 플루오르를 함유하는 배수가 바다에 유입되었을 때 플루오르화물이온을 그 추적자로 이용할 수 있다. 2. "Dotite"시약 "알풋손"에 의한 해수중의 플루오르 정량법을 검토하였다. 3. 진해만의 플루오르화물이온 농도분포를 조사하여 진해만에 플루오르를 함유하는 배수가 평균 최소한 0.13% 혼입되어 있으며 그것은 진해 모화학공장의 폐수에 기인한다. 그리고 그것이 혼입되어가는 경로를 밝혔다. 그것이 혼입되어가는 경로를 밝혔다.

• 대한치과보철학회지
• /
• 제50권3호
• /
• pp.169-175
• /
• 2012

연구 목적: 온도 변화에 따른 $ZrO_2$와 Ti-6Al-4V의 접합 특성에 대해 알아보기 위하여 새로운 브레이징 합금을 제조하고, 브레이징 온도가 접합 특성에 미치는 영향에 대하여 조사하고자 하였다. 연구 재료 및 방법: 본 연구에서 사용된 시편으로는 실험용 $ZrO_2$ 모재(ZirBlank-PS, Acucera, Inc., Gyeonggi-do, Korea)는 소결 전의 블록형태($65mm{\times}36mm{\times}12mm(t)$)이며, 이를 잘라 사포(#2400)로 표면연마 후 소결하였다. 소결된 $ZrO_2$ 시편의 크기는 $3mm{\times}3mm{\times}3mm(t)$이다. Ti-6Al-4V 모재(Ti 6Al 4V ELI CG Bar, TMS, Washington, USA)는 직경 $10mm{\times}5mm(t)$를 사용하였다. 소결된 $ZrO_2$와 Ti-6Al-4V의 접합을 위하여 브레이징 합금을 제조하였다. 시편을 3군으로 나누어 A군은 $700^{\circ}C$에서, B군은 $750^{\circ}C$에서, C군은 $800^{\circ}C$에서 각각 브레이징 하였다. 브레이징 부의 두께와 결함율의 측정은 각 군당 하나의 시편으로 각 시편 당 5회씩 반복 측정하여 평균값을 취하였다. 결과: 브레이징 합금을 사용하여 진공 브레이징을 수행한 결과 $ZrO_2$ 와 Ti-6Al-4V 는 $700^{\circ}C-800^{\circ}C$에서 양호한 접합을 보였다. 브레이징 후 브레이징 온도 변화에 따른 브레이징 부의 두께 및 결함율의 변화는 SEM을 사용하여 측정하였다. 브레이징 온도가 $700^{\circ}C$에서 $800^{\circ}C$로 증가함에 따라 CuTi 금속간 화합물 층 및 Ti-Sn-Cu-Ag계 화합물 층의 두께는 각각 $4.5{\mu}m$에서 $10.3{\mu}m$로, $3.1{\mu}m$에서 $5.0{\mu}m$로 증가되었다. 또한 브레이징 온도가 $700^{\circ}C$에서 $800^{\circ}C$로 증가함에 따라 브레이징 접합계면의 결함율은 $ZrO_2$ 및 Ti-6Al-4V 계면에서 각각 25%에서 16.3%, 5%에서 1.5%로 감소되었다. 결론: 브레이징 온도가 $700^{\circ}C$에서 $800^{\circ}C$로 증가됨에 따라, 브레이징 접합계면의 결함율은 $ZrO_2$ 및 Ti-6Al-4V 계면에서 모두 감소되었다. 이는 결함부에서 $ZrO_2$와 활성원소인 Ti과의 반응이 충분히 일어나지 않아서 브레이징 합금이 $ZrO_2$에 웨팅되지 않은 것이 원인이라고 사료된다.

• 산업식품공학
• /
• 제21권4호
• /
• pp.360-366
• /
• 2017

본 연구에서는 lab scale 용량으로 100 mL, 1 L 단위로 리포좀을 제조하였으며, prototype scale로서 10 L 단위로 blank 리포좀의 제조한 뒤 입자 크기 및 포집 효율을 측정하여 최적 제조 조건 선정하였다. 선정한 최적조건으로 어피 펩타이드를 리포좀으로 포집하여 그에 따른 저장 안정성을 평가하였다. 1차 균질 조건은 초고속균질기를 사용하여 3분간 각각 4,000 rpm, 8,000 rpm, 12,000 rpm으로 균질하였으며, 2차 균질 조건은 초음파균질기를 이용하여 각각 40 W, 60 W, 80 W로 3분간 균질하여 최적 균질 조건을 확립한 뒤 어피 펩타이드 리포좀을 농도에 따라 제조하여 $4^{\circ}C$에서 냉장 저장하였다. 최적 제조 조건 실험 결과를 two-way ANOVA로 분석한 결과 1, 2차 균질에서는 제조 용량이 입자크기와 제타 전위에 유의적으로 가장 큰 영향을 미쳤으며(p<0.001), pdI는 2차 균질 조건에서 제조용량을 제외하고는 어떤 요인도 유의적으로 영향을 미치지 못하였다(p>0.05). 1차 균질 실험 결과 lab scale에서 prototype scale로 제조 용량이 증가하였을 때, 유의적으로 입자크기가 증가하였으며(p<0.05), 가장 입자크기가 작고 제타전위의 절대값이 높은 4,000 rpm을 최적조건으로 선정하였다. 2차 균질 실험결과 40 W에서 제조 용량이 증가하였을 때 유의적으로 제타전위가 감소하였으며, 60 W 이상에서는 안정적인 결과가 나타났다. 리포좀의 산업적 적용을 고려할 때 공정비용 감소 측면에서 80 W보다 60 W가 적절하다고 사료된다. 선정된 리포좀 최적 조건으로 농도(3, 6, 12, 24%)별로 어피 펩타이드를 포집하였을 때, 24%에서 입자크기가 1 mm 이상으로 크게 나타났다. 이후 저장실험에서는 24%를 제외한 3가지 조건으로 진행하였다. 1달간 어피 펩타이드 리포좀을 냉장 저장한 결과를 two-way ANOVA로 분석한 결과, 펩타이드 농도에 따라 제조하였을 때는 입자크기와 제타 전위가 제조용량보다 펩타이드 농도에 더 큰 영향을 받았다. 또한 저장기간은 pdI에 유의적으로 영향을 미치는 것으로 나타났다(p<0.001). 입자크기는 제조용량과 펩타이드 농도가 증가함에 따라서 유의적으로 증가하였으며, 저장기간에 따라서 감소하였다. 제타전위는 10 L 용량에서 저장기간에 따라 증가하는 경향을 보였다. 이는 리포좀이 풀리면서 비표면적이 증가하여 제타전위가 증가한 것으로 사료된다. 또한 12%에서 3주차부터 침전물층이 형성되는 것이 관찰되어 6%가 가장 산업적용으로 적합한 농도로 사료된다.