• 제목/요약/키워드: 회로 구조

검색결과 9,673건 처리시간 0.038초

신경회로망을 이용한 단백질 구조 예측 (Protein Disorder Prediction Using Neural Networks)

  • 오성훈
    • 한국콘텐츠학회:학술대회논문집
    • /
    • 한국콘텐츠학회 2017년도 춘계 종합학술대회 논문집
    • /
    • pp.35-36
    • /
    • 2017
  • 단백질의 구조가 무질서한 것을 예측하는 문제는 단백질 시퀀스 구조의 비교 시간을 단축할 수 있으며 단백질 구조 분석 영역을 표시할 수 있기 때문에 중요하게 다루어진다. 이 논문에서는 단백질의 무질서한 구조 예측을 신경회로망을 이용하여 해결하고자 하였으며, 시뮬레이션 결과 일반적인 신경회로망 보다 심층신경회로망이 더 좋은 성능을 보임을 확인하였다.

  • PDF

신경회로망을 이용한 Rank-Order 필터의 구현과 성능 평가 (Performance Evaluation and Implementation of Rank-Order Filter Using Neural Networks)

  • 윤숙;박동선
    • 한국통신학회논문지
    • /
    • 제26권6B호
    • /
    • pp.794-801
    • /
    • 2001
  • 본 논문에서는 rank-order 필터의 구현을 위해 세 가지 신경회로망의 구조를 제시하고 분석하며 용도를 제안한다. 첫 번째 신경회로망을 이용하여 2-입력 정렬기를 제안하고 이를 이용하여 계층적인 N-입력 정렬기를 구성한다. 두 번째로 입력 신호간의 상대적인 크기 정보를 이용하여 학습 패턴을 구성한 후 역전파 학습 기법을 이용하여 구현되는 순방향 신경회로망을 이용한 rank-order 필터를 구현한다. 세 번째로 신경회로망의 구조의 출력층에 외부 입력으로 순위 정보를 가지도록 하는 rank-order 필터를 순방향 신경회로망을 이용하여 구현한다. 그리고 이러한 제안된 기술들에 대해 확장성, 구조의 복잡도와 시간 지연 등에서의 성능을 비교, 평가한다. 2-입력 정렬기를 이용하는 방식은 확장이 용이하고 비교적 구조가 간단하나 입력 신호들의 정렬을 위해 신경회로망은 순환하는 구조를 가지며 입력 신호의 수에 비례하는 반복 연산 후에 결과를 얻게 된다. 반면에, 순방향 신경회로망을 이용한 rank-order 필터의 구현 방식은 이러한 반복 연산으로 인한 시간 지연을 줄일 수 있으나 상대적으로 복잡한 구조를 가진다.

  • PDF

좌담회 - '바른 계란유통의 길' 계란유통구조개선을 위한 좌담회

  • 대한양계협회
    • 월간양계
    • /
    • 제46권4호
    • /
    • pp.107-111
    • /
    • 2014
  • 본회 채란분과위원회와 농축유통신문이 공동으로 주관하고 농협중앙회가 후원한 계란유통구조 개선을 위한 전문가 좌담회가 '바른 계란 유통의 길'이라는 주제로 지난 7일 대전충남양계농협 회의실에서 개최됐다. 이번 좌담회에서는 유통구조개선을 위해 계란 유통관련법률 정비의 필요성과 계란유통센터 건립, 계란 거래 안정을 위한 정산소 도입의 필요성에 대해 논의했다.

320 Mbps SEED 알고리즘의 하드웨어 구조 (A Hardware Architecture of SEED Algorithm with 320 Mbps)

  • 이행우;나유찬
    • 한국정보통신학회논문지
    • /
    • 제10권2호
    • /
    • pp.291-297
    • /
    • 2006
  • 본 논문에서는 128-bit 블록암호인 SEED 알고리즘을 하드웨어로 구현하는데 있어서 면적을 줄이고 연산속도를 증가시키는 회로구조에 대하여 논하였고 설계결과를 기술하였다. 연산속도를 증가시키기 위해 Pipelined systolic array 구조를 사용하였으며, 입출력 회로에 어떤 버퍼도 사용하지 않는 간단한 구조이다. 이 회로는 10 MHz 클럭을 사용하여 최대 320 Mbps의 암호화 속도를 달성할 수 있다. 회로설계의 목표를 고속 암호화와 회로구조의 단순화에 두었다.

최적 구조 신경 회로망을 이용한 선박용 안정화 위성 안테나 시스템의 모델링 (Modelling of a Shipboard Stabilized Satellite Antenna System Using an Optimal Neural Network Structure)

  • 김민정;황승욱
    • 한국항해항만학회지
    • /
    • 제28권5호
    • /
    • pp.435-441
    • /
    • 2004
  • 본 논문은 비선형성을 많이 내포하고 있어 수학적으로 모델링 하기 어려운 선박용 안정화 위성 안테나 시스템을 모델링하기 위해서, 신경 회로망의 오차 및 응답시간을 최소로 하는 최적 구조 신경 회로망 모델을 도출하고 이를 적용하고자 한다. 오차와 응답시간을 최소화하기 위해 유전알고리즘을 이용하여 신경 회로망 구조를 설계하였다. 안테나 시스템으로부터 얻어진 입출력 데이터에 거하여 본 논문에서 제안한 식별기를 이용하여 안테나 시스템을 식별하였으며, 실제 선박의 운동 성분에 대해서도 시스템을 잘 표현할 수 있는 최적 구조 신경 회로 기반 시스템 식별기를 얻을 수 있었다. 실제 실험을 통해서, 최적 신경회로망 구조가 안테나 시스템 식별에 효과적인 것을 알 수 있었다.

Radio Frequency 회로 모듈 BGA(Ball Grid Array) 패키지 (Radio Frequency Circuit Module BGA(Ball Grid Array))

  • 김동영;정태호;최순신;지용
    • 대한전자공학회논문지SD
    • /
    • 제37권1호
    • /
    • pp.8-18
    • /
    • 2000
  • 본 논문은 RF 호로 모듈을 구현하기 위한 방법으로서 BGA(Ball Grid Array) 패키지 구조를 제시하고 그 전기적 변수를 추출하였다. RF 소자의 동작 주파수가 높아지면서 RF 회로를 구성하는 패키지의 전지적 기생 성분들은 무시할 수 없을 정도로 동작회로에 영향을 끼친다. 또한 소형화 이동성을 요구하는 무선 통신 시스템은 그 전기적 특성을 만족시킬 수 있도록 새로운 RF 회로 모듈 구조를 요구한다. RF 회로 모듈 BGA 패키지 구조는 회로 동작의 고속화, 소형화, 짧은 회로 배선 길이, 아날로그와 디지탈 혼성 회로에서 흔히 발생하는 전기적 기생 성분에 의한 잡음 개선등 기존의 구조에 비해 많은 장점을 제공한다. 부품 실장 공정 과정에서도 BGA 패키지 구조는 드릴링을 이용한 구멍 관통 홀 제작이 아닌 순수한 표면 실장 공정만으로 제작될 수 있는 장점을 제시한다. 본 실험은 224MHz에서 동작하는 ITS(Intelligent Transportation System) RF 모튤을 BGA 패키지 구조로 설계 제작하였으며, HP5475A TDR(Time Domain Reflectometry) 장비를 이용하여 3${\times}$3 입${\cdot}$출력단자 구조을 갖는 RF 모튤 BGA 패키지의 전기적 파라메타의 기생성분을 측정하였다. 그 결과 BGA 공납의 자체 캐패시턴스는 68.6fF, 자체 인덕턴스는 1.53nH로써 QFP 패키지 구조의 자체 캐패시턴스 200fF와 자체 인덕턴스 3.24nH와 비교할 때 각각 34%, 47%의 값에 지나지 않음을 볼 수 있었다. HP4396B Network Analyzer의 S11 파라메타 측정에서도 1.55GHz 근방에서 0.26dB의 손실을 보여주어 계산치와 일치함을 보여 주었다. BGA 패키지를 위한 배선 길이도 0.78mm로 짧아져서 RF 회로 모튤을 소형화시킬 수 있었으며, 이는 RF 회로 모듈 구성에서 BGA 패키지 구조를 사용하면 전기적 특성을 개선시킬 수 있음을 보여준 것이다.

  • PDF

나노기술 환경에 적합한 차세대 정보 보호 프로세서 구조와 연산 회로 기술 연구

  • 최병윤;이종형;조현숙
    • 정보보호학회지
    • /
    • 제14권2호
    • /
    • pp.78-88
    • /
    • 2004
  • 정보 통신과 반도체 공정 기술의 급격한 발전으로 나노기술이 가까운 시일 내에 실용화되고, 유비쿼터스 환경이 도래할 것으로 예측된다. 나노기술 환경에서 사용되는 디바이스의 고집적도, 낮은 구동 능력, 배선 제약 특성이 정보 보호 분야에 사용되는 프로세서 구조와 회로 설계 기술을 크게 바꿀 것으로 예측된다. 본 연구에서는 이러한 기술 변혁에 대비하기 위해 나노기술 환경에 적합한 차세대 정보 보호 프로세서 구조와 회로 설계 기술을 분석하였다.

슬립 트랜지스터를 이용한 저 전력 MOS 전류모드 논리회로 구조 (Structure of Low-Power MOS Current-Mode Logic Circuit with Sleep-Transistor)

  • 김정범
    • 정보처리학회논문지A
    • /
    • 제15A권2호
    • /
    • pp.69-74
    • /
    • 2008
  • 본 논문은 MOS 전류모드 논리회로 (MOS current-mode logic circuit)의 누설전류를 감소시키기 위해 슬립 트랜지스터 (sleep-transistor) 트랜지스터를 이용하여 저 전력 MOS 전류모드 논리회로를 구현하는 새로운 구조를 제안하였다. 슬립 트랜지스터는 누설전류를 최소화하기 위해 고 문턱전압 PMOS 트랜지스터 (high-threshold voltage PMOS transistor)를 사용하였다. $16\;{\times}\;16$ 비트 병렬 곱셈기를 제안한 구조에 적용하여 제안한 구조의 타당성을 입증하였다. 이 회로는 기존 MOS 전류모드 논리회로 구조에 비해 대기전력소모가 1/50으로 감소하였다. 이 회로는 삼성 $0.35\;{\mu}m$ 표준 CMOS 공정을 이용하여 설계하였으며, HSPICE를 이용하여 검증하였다.

학습된 지식의 분석을 통한 신경망 재구성 방법 (Restructuring a Feed-forward Neural Network Using Hidden Knowledge Analysis)

  • 김현철
    • 한국정보과학회논문지:소프트웨어및응용
    • /
    • 제29권5호
    • /
    • pp.289-294
    • /
    • 2002
  • 다층신경회로망 구조의 재구성은 회로망의 일반화 능력이나 효율성의 관점에서 중요한 문제로 연구되어왔다. 본 논문에서는 신경회로망에 학습된 은닉 지식들을 추출하여 조합함으로써 신경회로망의 구조를 재구성하는 새로운 방법을 제안한다. 먼저, 각 노드별로 학습된 대표적인 지역 규칙을 추출하여 각 노드의 불필요한 연결구조들을 제거한 후, 이들의 논리적인 조합을 통하여 중복 또는 상충되는 노드와 연결구조를 제거한다. 이렇게 학습된 지식을 분석하여 노드와 연결구조를 재구성한 신경회로망은 처음의 신경회로망에 비하여 월등히 감소된 구조 복잡도를 가지며 일반적으로 더 우수한 일반화 능력을 가지게 됨을 실험결과로서 제시하였다.