• Title/Summary/Keyword: 회로 구조

Search Result 9,662, Processing Time 0.033 seconds

Protein Disorder Prediction Using Neural Networks (신경회로망을 이용한 단백질 구조 예측)

  • Oh, Sang-Hoon
    • Proceedings of the Korea Contents Association Conference
    • /
    • 2017.05a
    • /
    • pp.35-36
    • /
    • 2017
  • 단백질의 구조가 무질서한 것을 예측하는 문제는 단백질 시퀀스 구조의 비교 시간을 단축할 수 있으며 단백질 구조 분석 영역을 표시할 수 있기 때문에 중요하게 다루어진다. 이 논문에서는 단백질의 무질서한 구조 예측을 신경회로망을 이용하여 해결하고자 하였으며, 시뮬레이션 결과 일반적인 신경회로망 보다 심층신경회로망이 더 좋은 성능을 보임을 확인하였다.

  • PDF

Performance Evaluation and Implementation of Rank-Order Filter Using Neural Networks (신경회로망을 이용한 Rank-Order 필터의 구현과 성능 평가)

  • Yoon, Sook;Park, Dong-Sun
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.26 no.6B
    • /
    • pp.794-801
    • /
    • 2001
  • 본 논문에서는 rank-order 필터의 구현을 위해 세 가지 신경회로망의 구조를 제시하고 분석하며 용도를 제안한다. 첫 번째 신경회로망을 이용하여 2-입력 정렬기를 제안하고 이를 이용하여 계층적인 N-입력 정렬기를 구성한다. 두 번째로 입력 신호간의 상대적인 크기 정보를 이용하여 학습 패턴을 구성한 후 역전파 학습 기법을 이용하여 구현되는 순방향 신경회로망을 이용한 rank-order 필터를 구현한다. 세 번째로 신경회로망의 구조의 출력층에 외부 입력으로 순위 정보를 가지도록 하는 rank-order 필터를 순방향 신경회로망을 이용하여 구현한다. 그리고 이러한 제안된 기술들에 대해 확장성, 구조의 복잡도와 시간 지연 등에서의 성능을 비교, 평가한다. 2-입력 정렬기를 이용하는 방식은 확장이 용이하고 비교적 구조가 간단하나 입력 신호들의 정렬을 위해 신경회로망은 순환하는 구조를 가지며 입력 신호의 수에 비례하는 반복 연산 후에 결과를 얻게 된다. 반면에, 순방향 신경회로망을 이용한 rank-order 필터의 구현 방식은 이러한 반복 연산으로 인한 시간 지연을 줄일 수 있으나 상대적으로 복잡한 구조를 가진다.

  • PDF

좌담회 - '바른 계란유통의 길' 계란유통구조개선을 위한 좌담회

  • 대한양계협회
    • KOREAN POULTRY JOURNAL
    • /
    • v.46 no.4
    • /
    • pp.107-111
    • /
    • 2014
  • 본회 채란분과위원회와 농축유통신문이 공동으로 주관하고 농협중앙회가 후원한 계란유통구조 개선을 위한 전문가 좌담회가 '바른 계란 유통의 길'이라는 주제로 지난 7일 대전충남양계농협 회의실에서 개최됐다. 이번 좌담회에서는 유통구조개선을 위해 계란 유통관련법률 정비의 필요성과 계란유통센터 건립, 계란 거래 안정을 위한 정산소 도입의 필요성에 대해 논의했다.

A Hardware Architecture of SEED Algorithm with 320 Mbps (320 Mbps SEED 알고리즘의 하드웨어 구조)

  • Lee Haeng-Woo;Ra Yoo-Chan
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.10 no.2
    • /
    • pp.291-297
    • /
    • 2006
  • This paper describes the architecture for reducing its size and increasing the computation rate in implementing the SEED algorithm of a 128-bit block cipher, and the result of the circuit design. In order to increase the computation rate, it is used the architecture of the pipelined systolic array. This architecture is a simple thing without involving any buffer at the input and output part. By this circuit, it can be recorded 320 Mbps encryption rate at 10 MHz clock. We designed the circuits with goals of the high-speed computations and the simplified structures.

Modelling of a Shipboard Stabilized Satellite Antenna System Using an Optimal Neural Network Structure (최적 구조 신경 회로망을 이용한 선박용 안정화 위성 안테나 시스템의 모델링)

  • Kim, Min-Jung;Hwang, Seung-Wook
    • Journal of Navigation and Port Research
    • /
    • v.28 no.5
    • /
    • pp.435-441
    • /
    • 2004
  • This paper deals with modelling and identification of a shipboard stabilized satellite antenna system using the optimal neural network structure. It is difficult for shipboard satellite antenna system to control and identification because of their approximating ability of nonlinear function So it is important to design the neural network with optimal structure for minimum error and fast response time. In this paper, a neural network structure using genetic algorithm is optimized And genetic algorithm is also used for identifying a shipboard satellite antenna system It is noticed that the optimal neural network structure actually describes the real movement of ship well. Through practical test, the optimal neural network structure is shown to be effective for modelling the shipboard satellite antenna system.

Radio Frequency Circuit Module BGA(Ball Grid Array) (Radio Frequency 회로 모듈 BGA(Ball Grid Array) 패키지)

  • Kim, Dong-Young;Jung, Tae-Ho;Choi, Soon-Shin;Jee, Yong
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.37 no.1
    • /
    • pp.8-18
    • /
    • 2000
  • We presented a BGA(Ball Grid Array) package for RF circuit modules and extracted its electrical parameters. As the frequency of RF system devices increases, the effect of its electrical parasitics in the wireless communication system requires new structure of RF circuit modules because of its needs to be considered of electrical performance for minimization and module mobility. RF circuit modules with BGA packages can provide some advantages such as minimization, shorter circuit routing, and noise improvement by reducing electrical noise affected to analog and digital mixed circuits, etc. We constructed a BGA package of ITS(Intelligent Transportation System) RF module and measured electrical parameters with a TDR(Time Domain Reflectometry) equipment and compared its electrical parasitic parameters with PCB RF circuits. With a BGA substrate of 3${\times}$3 input and output terminals, we have found that self capacitance of BGA solder ball is 68.6fF, and self inductance 146pH, whose values were reduced to 34% and 47% of the value of QFP package structure. S11 parameter measurement with a HP4396B Network Analyzer showed the resonance frequency of 1.55GHz and the loss of 0.26dB. Routing length of the substrate was reduced to 39.8mm. Thus, we may improve electrical performance when we use BGA package structures in the design of RF circuit modules.

  • PDF

나노기술 환경에 적합한 차세대 정보 보호 프로세서 구조와 연산 회로 기술 연구

  • 최병윤;이종형;조현숙
    • Review of KIISC
    • /
    • v.14 no.2
    • /
    • pp.78-88
    • /
    • 2004
  • 정보 통신과 반도체 공정 기술의 급격한 발전으로 나노기술이 가까운 시일 내에 실용화되고, 유비쿼터스 환경이 도래할 것으로 예측된다. 나노기술 환경에서 사용되는 디바이스의 고집적도, 낮은 구동 능력, 배선 제약 특성이 정보 보호 분야에 사용되는 프로세서 구조와 회로 설계 기술을 크게 바꿀 것으로 예측된다. 본 연구에서는 이러한 기술 변혁에 대비하기 위해 나노기술 환경에 적합한 차세대 정보 보호 프로세서 구조와 회로 설계 기술을 분석하였다.

Structure of Low-Power MOS Current-Mode Logic Circuit with Sleep-Transistor (슬립 트랜지스터를 이용한 저 전력 MOS 전류모드 논리회로 구조)

  • Kim, Jeong-Beom
    • The KIPS Transactions:PartA
    • /
    • v.15A no.2
    • /
    • pp.69-74
    • /
    • 2008
  • This paper proposes a structure of low-power MOS current-mode logic circuit with sleep-transistor to reduce the leakage current. The sleep-transistor is used to high-threshold voltage transistor to minimize the leakage current. The $16\;{\times}\;16$ bit parallel multiplier is designed by the proposed circuit structure. Comparing with the conventional MOS current-model logic circuit, the circuit achieves the reduction of the power consumption in sleep mode by 1/50. This circuit is designed with Samsung $0.35\;{\mu}m$ CMOS process. The validity and effectiveness are verified through the HSPICE simulation.

Restructuring a Feed-forward Neural Network Using Hidden Knowledge Analysis (학습된 지식의 분석을 통한 신경망 재구성 방법)

  • Kim, Hyeon-Cheol
    • Journal of KIISE:Software and Applications
    • /
    • v.29 no.5
    • /
    • pp.289-294
    • /
    • 2002
  • It is known that restructuring feed-forward neural network affects generalization capability and efficiency of the network. In this paper, we introduce a new approach to restructure a neural network using abstraction of the hidden knowledge that the network has teamed. This method involves extracting local rules from non-input nodes and aggregation of the rules into global rule base. The extracted local rules are used for pruning unnecessary connections of local nodes and the aggregation eliminates any possible redundancies arid inconsistencies among local rule-based structures. Final network is generated by the global rule-based structure. Complexity of the final network is much reduced, compared to a fully-connected neural network and generalization capability is improved. Empirical results are also shown.