• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2018년도 추계학술대회
• /
• pp.80-82
• /
• 2018

위상천이 풀-브릿지 컨버터(PSFB converter)는 다양한 전원장치에 응용되고 있다. 하지만 2차측에 링잉(ringing)현상이 생겨 다이오드에 과도한 전압 스트레스를 유발하는 문제가 있다. 링잉 현상을 억제하기 위해 스너버 회로를 추가하여 사용해야 하지만 저항 값에 대한 주파수응답 해석이 이루어지지 않아 스너버 튜닝에 많은 시간이 소요되었다. 본 논문에서는 저항 값에 따른 스너버 회로의 주파수 응답특성 분석을 통해 링잉으로 인한 전압 스파이크를 최소화 할 수 있는 저항 값 선정 기법을 제안하며 PSIM/Matlab 시뮬레이션으로 검증한다.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1098-1103
• /
• 2013

본 논문은 직렬 RLC 정합과 저항 궤환 회로를 이용하여 설계한 중심 주파수 8 GHz를 갖는 저잡음 증폭기를 제안한다. 제안하는 LNA는 입력 정합에 Degenerate inductor를 사용하여 $S_{21}$이 넓은 대역폭을 지니고 있고, 병렬로 구성된 회로를 직렬 공진 회로로 변환함으로써 입력 정합 회로를 등가회로로 축약하여 해석을 하였다. 저항 궤환 회로와 입력 RLC 정합이 모두 사용되어 제안하는 LNA는 최대 8.5 dB의 $S_{21}$(-3 dB 대역폭은 약 3.5 GHz), 잡음 지수로 5.9 dB, IIP3로는 1.6 dBm 값을 가지며, 1.2 V에서 7 mA를 소모한다.

• 전자공학회논문지SC
• /
• 제40권6호
• /
• pp.68-77
• /
• 2003

생체 임피던스 측정에 사용되는 프론트 엔드의 입력 커패시턴스를 상쇄시키며, 편하고, 작은 이득 여유로도 안정하게 동작하는 제안된 네가티브 커패시턴스 회로를 제안하였다. 기존의 회로를 사용하기 위해서는 적절한 이득-대역폭 적을 갖는 연산 증폭기를 선택해야 하는데 비하여 제안하는 회로는 광대역 연산 증폭기를 사용하므로 연산 증폭기의 선택이 쉽다. 또한 이득 여유가 귀환 커패시터에 직렬로 연결된 귀환 저항에 의하여 조절되므로 이득 여유를 가변 저항기로 튜닝할 수 있다. 제안된 회로의 입력 임피던스는 기존회로의 임피던스보다 2배 크며 네가티브 커패시턴스 회로를 채용하지 않았을 때에 비하여 40배 크다. 나아가서 제안된 회로의 폐루프 위상 응답은 기존의 회로와 네가티브 커패시턴스 회로를 채용하지 않았을 때에 비하여 좋다. 무엇보다도 이득 피킹이 발생하더라도 제안된 회로에서 이득 피킹의 주파수는 루프 이득이 최대로 되는 주파수 보다 높으므로, 이득 여유가 이득 피킹의 영향을 거의 받지 않는다. 따라서 제안된 회로는 매우 작은 이득 여유로도 안정하게 동작할 수 있다.

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2002년도 동계연구발표회 논문개요집
• /
• pp.166-167
• /
• 2002

현대 전자공학 기술은 집적회로를 이용하기 때문에 소형화, 일체화 등을 요구하고 있다. 이들 회로를 구성하는 소자중 저항체는 가장 기본적인 소자 중에 하나이고 저항자체로써 뿐만 아니라 IC칩 등 다른 전자소자들과 일체형을 이루기도 한다. 저항은 전류의 흐름을 제어하는 중요소자이므로 온도변화와 시간이 경과하여도 안정된 저항값을 유지해야 한다. Ni$_{72}$Cr$_{20}$Al$_3$Mn$_4$Si으로 구성된 Evanohm은 온도계수가 매우 작고, 시간이 경과하여도 초기의 저항값을 잘 유지하는 물질로 오래 전부터 알려져 왔다. (중략)

• 한국정보전자통신기술학회논문지
• /
• 제14권4호
• /
• pp.338-347
• /
• 2021

본 논문에서는 DB하이텍 0.18㎛ CMOS 공정을 이용하여 진성난수 생성기에 사용되는 베타선 센서 회로를 설계하였다. CSA 회로는 PMOS 피드백 저항과 NMOS 피드백 저항을 선택하는 기능, 50fF과 100fF의 피드백 커패시터를 선택하는 기능을 갖는 회로를 제안하였다. 그리고 펄스 셰이퍼(pulse shaper) 회로는 비반전 증폭기를 이용한 CR-RC2 펄스 셰이퍼 회로를 사용하였다. 본 논문에서 사용한 OPAMP 회로는 이중 전원(dual power) 대신 단일 전원(single power) 사용하고 있으므로 CR 회로의 저항과 RC 회로의 커패시터의 한쪽 노드는 GND 대신 VCOM에 연결한 회로를 제안하였다. 그리고 펄스 셰이퍼의 출력신호가 단조 증가가 아닌 경우 비교기 회로의 출력 신호가 다수의 연속된 펄스가 발생하더라도 단조 다중발진기(monostable multivibrator) 회로를 사용하여 신호 왜곡이 안되도록 하였다. 또한 CSA 입력단인 VIN과 베타선 센서 출력단을 실리콘 칩의 상단과 하단에 배치하므로 PCB trace 간의 커패시터 커플링 노이즈(capacitive coupling noise)를 줄이도록 하였다.

• 전자공학회논문지
• /
• 제52권4호
• /
• pp.80-87
• /
• 2015

멤리스터는 인가된 전하의 크기에 따라 저항의 크기가 변화하고, 외부 전원이 끊겨도 이전의 저항 상태를 계속 기억하는 새로운 형태의 메모리소자이다. 일반적인 멤리스터는 직류 전압을 인가할 경우, 시간에 대해서 저항의 크기가 비선형적으로 프로그램밍되는 특성을 갖고 있다. 멤리스터에 대한 용이한 프로그램을 위해서는 시간에 대해서 저항의 크기가 선형적으로 증가 혹은 감소하는 것이 바람직하다. 본 연구팀은 과거 +, - 및 0 에 대한 가중치 프로그램이 가능한 멤리스터 브릿지 회로 구조를 제안한 바 있다. 멤리스터 브릿지 회로에서 두 개의 멤리스터는 서로 다른 극성으로 직렬 연결되고, 반대 극성의 멤리스터들 간의 상호 보완 관계에 의해 강력한 선형화 효과를 갖는다. 본 논문에서는 브릿지 회로의 시간에 대한 멤리스터의 선형적 프로그램 특성을 연구하였고, HP 사의 $TiO_2$ 멤리스터와 윈도우 기반 비선형성 멤리스터 모델을 사용하여 선형화 효과를 검증하였다. 멤리스터 브릿지 회로는 멤리스터를 이용한 시냅스 회로에서 시냅스의 가중치 프로그램을 수행할 경우, 유용하게 사용될 것으로 전망된다.

• 전기전자학회논문지
• /
• 제17권3호
• /
• pp.324-331
• /
• 2013

본 논문에서는 멤리스터 에뮬레이터 회로를 PCB 보드 상에서 구현하여 이의 측정을 통해서 멤리스터의 고유한 pinched hysteresis 특성을 관찰하였다. PCB 보드 상에서 구현된 멤리스터 에뮬레이션 회로는 간단한 부품으로 구성되어 있고 복잡한 회로 블록을 사용하지 않았기 때문에 집적회로의 구현 시에도 매우 작은 면적으로 설계가 가능하다는 장점이 있다. 또한 본 논문에서는 프로그램 가능한 이득증폭기를 멤리스터 에뮬레이션 회로를 사용하여 설계해서 이 회로의 전압이득이 멤리스터의 저항의 프로그래밍을 통해서 조절이 가능하다는 것을 보였다. 이득증폭기에 사용되는 멤리스터 에뮬레이션 회로의 구현을 위해서 멤리스터 소자의 특성 중에 하나인 threshold switching 특성이 회로로 구현되어 VREF 보다 낮은 전압이 인가되었을 때는 멤리스터의 저항 값이 변하지 않도록 설계하였고 이의 동작을 시뮬레이션을 통해서 검증하였다. 본 논문에서 PCB 보드 상에서 구현되고 검증된 멤리스터 에뮬레이션 회로와 이 회로를 이용한 프로그램 가능한 이득증폭기는 멤리스터 소자의 실제 제작이 불가능한 경우에, 멤리스터의 동작과 기능, 특성 및 멤리스터 응용회로의 이해에 많은 도움이 될 것이다.

• 제품안전
• /
• 통권5호
• /
• pp.22-32
• /
• 1993

• 한국전자파학회논문지
• /
• 제13권5호
• /
• pp.484-491
• /
• 2002

본 연구에서는 Ku-대역 위성통신 중계기에 사용되는 전압제어형 PIN 다이오드 감쇄기를 설계, 제작, 측정하고 이 감쇄기의 온도 특성 변화를 보상하기 위한 온도보상회로를 제안하였다. PIN 다이오드 감쇄기는 박막 하이브리드 기술을 이용하여 설계되었으며 PIN 다이오드 감쇄기를 전압제어형으로 사용할 경우 최대 선형 특성을 얻을 수 있는 부하 저항(R$_{L}$)의 값을 Simulation 및 실험에 의해 결정되었다. 최적의 부하 저항값은 사용한 PIN 다이오드의 특성에 의해 달라지며, 본 논문에서 사용한 APD-0805의 경우 150$\Omega$의 부하저항으로 PIN 다이오드 한 개에 10 dB 까지 선형 감쇄범위를 얻을 수 있었다. 또한 부하 저항을 포함한 PM 다이오드 감쇄기의 온도 특성을 측정하였고, 측정결과 관찰된 PIN 다이오드 감쇄기가 전압제어형으로 사용되어질 경우의 가장 큰 단점인 온도 특성의 심각한 변화를 보상할 수 있는 온도보상회로를 제안하였다. 제안된 온도보상회로를 갖는 PIN 다이오드 감쇄기는 동작온도에 대해 선형적인 특성을 보이며 동작온도 범위에 걸쳐 0.6 dB 이하의 오차만을 가짐을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 추계종합학술대회
• /
• pp.190-195
• /
• 2000

본 논문에서는 IMT-2000(International Mobile Telecommunication-2000) 휴대용 단말기 수신 주파수인 2.13 - 2.16 GHz 대역의 저잡음 중폭기(LNA ; Low Noise Amplifier)를 직렬 피드백과 저항결합 회로룰 이용하여 설계.구현하였다. 소스 리드에에 부가된 직렬 피드백은 중폭기의 저잡음 특성을 유지하면서 동시에 입력 반사계수를 작게 하고, 또한 대역내의 안정성을 향상시키는 역할을 하였다. 사용된 저항 결합회로는 저주파 영역의 신호를 정합 회로내의 저항을 통해 소모시킴으로써 저잡음 중폭기의 설계시 입력단 정함에 용이하였다. 저잡음 중폭기의 설계.제작에서 저잡음 증폭단에는 HP사의 GaAs FET인 ATF-10136을, 이득 증폭단에는 Mini-Circuit사의 내부 정합된 MMIC인 VNA-25를 사용하였다. 전원회로는 자기 바이어스(Self-bias) 회로를 사용하였고, 유전율 3.5인 테프론 기판 상에 장착하였다. 이렇게 제작된 저잡음 증폭기는 대역 내에서 30 dB 이상의 이득과 0.7 dB 이하의 잡음지수, $P_{ldB}$ 17 dB 이상, 그리고 입.출력 정재파비가 1.5 이하인 특성을 나타내었다.다.