• 한국진공학회지
• /
• 제18권4호
• /
• pp.310-317
• /
• 2009

BGA 제조용 습식 현상 공정에 있어 기존의 수평 장비를 대체하여 수직 장비를 새로이 개발하였다. 수직 장비의 장점은 기판 표면의 소프트한 드라이필름 회로 패턴의 요철과 장비 구동부와의 직접적인 접촉을 배제함으로써 현상 공정 진행 중 회로 패턴의 손상을 최소화할 수 있다는 것이다. 본 연구에서는 개발된 수직 장비의 공정 특성을 최적화하기 위하여 다구찌 실험을 수행하였다. 수직 장비에 병렬로 동시 투입되는 2장의 기판에 대하여 공정 특성을 동일하게 하기 위해 적절한 잡음인자 및 제어가능인자를 선정하여 망소특성치 실험을 수행하였다. 실험 결과 현상 약품액의 온도 및 현상 스프레이에 노출되는 시간이 주요한 제어가능인자인 것으로 평가되었다. 최종적으로 회로 패턴의 손상 없이 현상 공정을 진행할 수 있는 최소 회로 선폭이 선형패턴의 경우 수평 장비 $13.8{\mu}m$ 대비 수직 장비는 $10.4{\mu}m$로, 닷 패턴의 경우 수평 장비 $22.1{\mu}m$ 대비 수직 장비는 $16.3{\mu}m$로 각각 향상된 결과를 얻을 수 있었다.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.43-50
• /
• 2004

현재의 반도체 공정은 Deep Sub- Micmn (DSM)으로 발전하면서, 선폭이 줄어들고 구동 주파수가 높아지고 있다. 이로 인해 clock source로부터 clock을 필요로 하는 각 단자(sink)까지의 '지연시간의 최대 차'로 정의되어지는 clock skew가 회로의 속도 향상에 있어 중요 제약요소가 되고 있다. 또한 이를 얼마나 줄이느냐 하는 것은 동기식 회로 설계에 있어 중요한 문제가 되고 있다. 따라서 낮은 clock skew를 위한 배선 기술에 대해 많은 연구들이 이루어지고 있다. 본 논문에서는 clock skew를 줄이기 위한 방법으로서 새로운 Advanced clock Tree Generation(ACTG) 방법을 개발하였다. ACTG는 2단계의 계층적 routing을 통해 최적의 clock tree를 구성한다. 본 논문에서 제안하는 알고리즘을 C 언어로 프로그램하여 구현하 후 벤치마크 테스트 데이터에 대하여 실험한 결과, 주어진 skew 범위를 만족시키면서 지연 시간을 감소시키는 효과를 얻을 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.156-157
• /
• 2008

반도체 소자 회로의 집적도가 높아짐에 따라 선폭이 감소하였고 고온 공정이 필요하게 되었다. 기존의 반도체 회로 배선 재료인 Al을 사용할 경우 소자의 속도가 느려져서 소자의 신뢰도가 떨어지고 고온공정에서의 문제가 발생되어 이를 해결하기 위한 차세대 배선 물질로 비저항이 낮은 Cu의 사용이 요구되고 있다. 하지만 Cu는 Si와의 확산이 잘 일어나기 때문에 그 사이에서 확산을 막아주는 확산방지막에 대한 필요성이 제기되었고 연구가 활발히 진행되고 있다. 본 논문에서는 Cu와 Si사이의 확산을 방지하기 위한 W-C-N 확산방지막을 물리적 기상 증착법(PVD)중 하나인 RF Magnetron Sputtering 방식을 사용하여 증착하였다. 고온 공정에서의 안정성을 알아보기 위해 $600^{\circ}C$ 부터 $900^{\circ}C$ 까지 $100^{\circ}C$ 단위로 열처리를 하였고 4-point probe 장치를 사용하여 열처리 온도에 따른 비저항 측정을 통해 W-C-N 확산방지막의 특성을 분석하였다.

• 마이크로전자및패키징학회지
• /
• 제5권2호
• /
• pp.21-26
• /
• 1998

대용량, 고속데이터 처리가 요구되는 System 개발은 이들의 복잡하고 고기능의 회 로 구현이 가능하냐에 달려 있고 또한 이들고기능 요구를 가장 잘 만족할수 있는 패키지는 MCM 이라 할 수있다. 시스템의 고속화, 소형화는 회로의 복잡성을 요구하는 있는 이를 패 키지로 구현하는 MCM은 시험성 확보에 심각한 문제점으로 나타나고 있다. 본 논문에서는 고밀도 구조의 MCM 기판에 대한 Interconnetion Line 시험검증을 위한 Flying Prober의 적 용 및 모듈 패키징 공정에 대한 조립성 검증을 위한 BST에 대해 설명한다. 연구에 사용된 MCM 모듈은 MCM-D 공정으로 제작되었으며 31um 신호선폭, 50um Via Hole Dia. 5신호 선층 5절연층 및 455 Net의 기판으로절연층은 Dow chemical의 BCB-4024/4026을 적용하였 다. 조립은 3 ASIC, 24소자 실장 및 2000 Wire Bonding으로 이루어지며 패키지는 방열특성 을 고려한 BGA(491 I /O,50mil pitch)를 개발하여 사용하였다. MCM 기판의미세패턴으로 구성된 Interconnection Line에 대해 Fine Ptich Probing이 가능한 Flying Prober를 사용하 여 평가하였으며 BST를 이용하여 실장소자의 KGD평가 및 능동, 수동소자가 실장된 MCM Package의 조립시험성을 확보할수 있었다.

• 마이크로전자및패키징학회지
• /
• 제4권2호
• /
• pp.25-32
• /
• 1997

대용량, 고속 정보처리가 요구되는 System의 모듈은 Data 처리의 고속성 및 회로의 고집적이 가능한 MCM의 형태로 구현되어 ATM, GPS 및 PCS 등의 분야에 광범위하게 응 용되고 있다. 위와 같은 High Speed 응용분야에서의 System 성능은 Interconnect Line의 전달지연, 임피던스 부정합에 의한 신호 반사 손실. 신호선 간의 Crosstalk, Ground Bounce 등의 현상에 대한 최적화 여부에 결정적인 영향을 받는다. 그러나 Interconnect의 특성상 정 형이 존재하지 않으므로 추상적인 Library를 구축하는 형식으로 접근할 수밖에 없으며 이를 위하여 여러기본 구조를 정의한후 각 Dimension을 변수로 두고 해석 결과를 합성하여 Database화하는 접근방식이다. 본 논문에서는 MCM-D 공정을 이용하여 Interconnect Line 특성을 분석하고 Database화 하기 위한 Test Pattern을 구현하고 Time Domain reflectometry(TDR)을 이용하여 그특성들을 측정 분석하였다. Test pattern 제작은 MCM-D 공정으로 최소선폭 27$\mu$m, Via Hole 75$\mu$m으로 형성하였고 2 Layer Signal과 GND로 총 3Layer를 구현하였다. 특성분석을 위해 TDR장비와 모데링 및 Simulation S/W인 IPA 510 을 사용하였다. 이를 통해 MCM-D를 이용한 공정에서 Interconcet Line의 고주파 특성을 측정하고 정량화하여 LIbrary를 제작할수 있었다.

• 전자통신동향분석
• /
• 제23권6호
• /
• pp.92-101
• /
• 2008

전원관리 및 전력소모 절감 기술은 휴대폰, 노트북 등의 휴대 기기 사용이 보편화되고 다기능화, 고성능화함에 따라 지속적으로 발전해 왔다. 특히 반도체 소자의 선폭이 나노미터급으로 초미세화 됨에 따라 누설 전류가 급증하고 칩의 처리 성능을 높이기 위해 클록 주파수를 높이면서 스위칭 전류 소모도 증가하므로, 이러한 동적/정적 전력소모 증가를 억제시킬 수 있는 다중 문턱전압 소자, DVFS, sub-threshold, 클록 게이팅, 저전압 회로 기술이 SoC 설계에 점진적으로 적용되고 있다. 이에 본 고에서는 휴대폰용 부품을 중심으로, 무선 통신 기능을 갖춘 기기의 전력소모 요인을 분석하고 배터리 사용시간을 연장시킬 수 있는 저전력 SoC 기술 동향을 살펴보고자 한다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2002년도 추계기술심포지움논문집
• /
• pp.7-12
• /
• 2002

반도체 공정에서 구리(Cu) 배선의 미세구조와 신뢰성에 대해 연구하였는데, 특히 CVD Cu와 전기도금 Cu를 사용하여 신뢰성에 대한 texture와 결정 구조의 영향을 연구하였다 CVD Cu의 경우 여러 가지 시드층(seed layer)을 사용함으로서, 결정입자의 크기는 비슷하지만 texture가 전혀 다른 Cu 박막을 얻을 수 있었는데, 신뢰성 검사결과 (111) texture를 가진 Cu 배선의 수명이 (200) texture를 가진 Cu 배선의 수명보다 약 4배 가량 길게 나왔다. 전기도금 Cu 박막의 경우 항상 (111) texture를 갖고 있었으며 결정립의 크기도 CVD Cu의 것보다 더 컸다. Damascene 공법으로 회로 형성한 Cu 배선의 경우에도 전기도금 Cu의 결정립 크기가 CVD Cu의 것보다 더 크게 나타났으며, 신뢰성 검사결과 배선의 수명도 더 길게 나타났는데 그 차이는 0.4 $\mu\textrm{m}$ 이하의 미세선폭 영역에서 더욱 현저했다. 따라서 전기도금 Cu가 CVD Cu보다 신뢰성 측면에서 더 우수한 것으로 판명되었다.

• 한국산학기술학회논문지
• /
• 제10권7호
• /
• pp.1542-1548
• /
• 2009

본 논문에서는 기판 적층형 가유전체를 이용한 소형화된 윌킨슨 전력분배기 설계에 대하여 기술한다. 기판 적층형 가유전체 전송선로는 유효굴절률이 표준형보다 증가하여 전송선로의 선폭과 길이를 짧게 하는데, 이를 전자파회로에 응용하여 회로의 소형화 효과를 얻을 수 있다. 본 논문에서는 다수의 비어홀을 가진 기판 적층형 가유전체 구조를 효과적으로 시뮬레이션 하는 방법을 제안하고, 이를 회로 소형화에 응용한 사례를 보이기 위하여 기판 적층형가유전체를 이용한 소형화된 윌킨슨 전력분배기를 설계한다. 예로써 2GHz대의 윌킨슨 전력분배기를 설계, 측정한 결과가 제시되는데, SIAD 구조에 의한 유효 굴절률의 증가로 인하여 표준형 회로와 비교하여 동일한 전기적 특성을 유지하면서도 크기가 32% 감소되는 결과를 보인다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
• /
• pp.105-105
• /
• 2006

IT 산업 및 반도체 산업이 발전함에 따라 초소형, 고집적화 시스템의 요구에 대응하기 위해서 고해상도 및 고정밀의 패턴 구현에 관한 많은 연구가 진행되고 있다. 이러한 연구는 각종 산업제품의 PCB(Printed Circuit Board) 및 디스플레이 장치인 PDP(Plasma Display Panel), LCD(Liquid Crystal Display) 등에 적용되어 널리 응용되고 있다. 현재 널리 사용되는 인쇄 회로 기판은 마스킹 후 선택적 에칭 방식을 적용하여 금속 배선을 형성하는 방식을 적용하고 있다. 이러한 방식은 설계가 변경될 경우 마스크를 다시 제작해야 하는 번거로움이 있어 설계 변경이 용이하지 않고 더욱 길어진 생산시간의 증가로 인하여 생산성 및 집적도가 떨어지게 된다. 따라서 최근에는 이러한 한계를 극복하기 위한 방안이 여러 가지 측면에서 시도되고 있으며, 그 중에서도 Inkjet Printing 기술에 대한 관심이 증가하고 있다. 본 연구에서는 Inkjet Printing 방식을 적용하여 금속 배선을 형성하고 선폭과 두께의 오차를 줄여 배선의 Tolerance 를 개선할 수 있는 방안을 제안하였다. Inkjet Printing 방식을 이용한 기존의 금속 배선 형성은 고해상도의 DPI(Dot Per Inch)에서 잉크 액적이 뭉치는 Bulge 현상이 발생되어 원하는 형상 및 배선의 폭을 구현하는데 어려움이 있었다. Bulge 현상은 배선의 불균일성을 야기할 뿐만 아니라 근접한 배선의 간섭에도 영향을 미처 금속 배선의 기능을 할 수 없는 단점을 발생시킨다. 따라서 본 연구에서는 이러한 Bulge 현상을 줄이고 배선간의 간섭을 방지하여 원하는 배선을 용이하게 형성할 수 있는 순차적 인쇄 방식을 적용하였다. 본 연구에서는 노즐직경 35um 의 Inkjet Head 와 나노 Ag 입자 잉크를 사용하여 Glass 표면 위에 배선을 형성하고 배선의 폭과 두께를 측정하였다. 또한 순차적 인쇄 방식을 적용하여 700DPI 이상의 고해상도에서 나타날 수 있는 Bulge 현상이 감소하였음을 관찰하였으며 금속 배선의 Tolerance를 10%내외로 유지할 수 있음을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.165-165
• /
• 2009

현재 반도체나 이동통신 분야는 사용자의 요구에 따라 PCB의 회로선폭이 갈수록 좁아지고 있다. 이러한 정밀 부품을 제조하기 위한 제조공정에서 각광받기 시작한 기술 중 하나가 대기압 플라즈마 기술이다. 본 연구에서는 미세패턴 형성이 가능한 에폭시 본딩 필름위에 무전해 도금공정을 통한 패턴 도금법을 이용하여 패턴을 형성하였고, 형성된 패턴에 대기압 플라즈마 처리 횟수에 따른 접촉각(Contact Angle)과 Peel Strength의 변화를 분석하였다. 또한 에폭시 본딩 필름을 이용한 Build-up공정을 거쳐 Micro Via를 형성하여 대기압 플라즈마 처리 횟수에 따른 Via 표면을 분석하였다. 대기압 플라즈마 기술은 진공식에 비해 소규모 장비를 이용한 전처리가 가능하고, 초기 설비비용을 절감하는데 탁월한 효과가 있어 널리 사용하는 기술 중 하나이다. 이 연구를 통하여 대기압 플라즈마 처리 횟수에 따른 표면에너지의 변화로 인한 접촉각이 좋아지는 것을 알 수 있으며, 대기압 플라즈마 처리를 한 패턴표면이 친수성으로 변하면서 현상된 드라이 필름 사이로 도금액이 원활히 공급되어서 미세패턴 모양이 우수하게 구현되었음을 알 수 있었다. 또한 Via Filling에도 뛰어난 효과가 있었음을 확인할 수 있었다.