• 한국추진공학회지
• /
• 제7권1호
• /
• pp.1-9
• /
• 2003

체적이 일정할 때 복사열을 고려하지 않은 직각 형상 환형 휜을 2차원 해석적 방법을 사용하여 최적화한다. 휜 바닥 경계 조건을 위하여 파이프 내의 유체로부터 파이프 내벽까지의 대류와 파이프 내벽으로부터 휜 바닥까지의 전도를 고려한다. 휜 끝 반경을 통한 열손실은 무시되지 않는다. 최대 열손실, 최대 열손실이 일어날 때의 최적의 휜 끝 반경 그리고 최적의 휜 두께의 반이 휜 바닥 반경, 휜 표면 주위의 Biot 수 그리고 파이프 내의 Biot 수의 함수로 나타내어진다. 결과들은 1) 파이프 내의 Biot 수와 휜 주위의 Biot 수가 증가함에 따라, 휜 바닥 반경이 감소함에 따라 최대 열손실은 증가하며 2) 파이프 내의 Biot 수가 감소하거나 휜 바닥 반경과 횐 주위의 Biot 수가 증가함에 따라 최적의 휜 두께는 증가한다.

• 대한전자공학회논문지SD
• /
• 제39권2호
• /
• pp.91-103
• /
• 2002

다수의 FPGA로 구성된 에뮬레이터에서 FPGA간의 연결구조와 신호의 전송방법은 에뮬레이터의 확장성과 검증속도를 결정하는 중요한 요소이다. 기존의 에뮬레이터는 검증 대상이 되는 회로의 크기가 커짐에 비례하여 에뮬레이션의 속도가 현저하게 느려지는 문제점이 있다. 본 논문에서는 자원이용률을 극대화할 수 있을 뿐만 아니라 에뮬레이션의 속도도 크게 높일 수 있는 새로운 에뮬레이터 구조를 제안한다. 제안되는 에뮬레이터는 계층적인 환형 토폴로지 구조를 가지고 파이프라인의 환형으로 FPGA들을 연결하여 FPGA의 핀한곌르 극복하고, 이와 같은 연결구조를 이용하여 다양한 IP들의 통합도 매우 용이하게 함으로써 설계검증 난이도가 설계자의 검증 능력을 쉽게 초과할 수 있는 시스템 수준에서의 검증도 최소한 수십 ㎒ 속도의 에뮬레이션으로 효과적으로 가능하게 한다.

• 한국통신학회논문지
• /
• 제27권10C호
• /
• pp.999-1007
• /
• 2002

본 논문에서는 DSSS (Direct Sequence Spread Spectrum) 수신기에서 초기동기 탐색에 사용될 수 있는 정합필터에 대해서 연구하였다. 하드웨어기술언어 (HDL)로 정합필터를 구현하기 위한 모델이 제시되었다. 제안된 모델은 고속 처리를 위해 병렬처리와 파이프라인 구조를 기반으로 하는데 환형버퍼, 곱셈기, 덧셈기, 코드참조표 등으로 구성되어 있다. 제안된 모델에 대해 성능을 분석하였고 일반적인 DSP (Digital Signal Processor)로 구현할 경우와 비교하였다. 제안된 모델을 FPGA (Field Programmable Gate Array)상에 구현하였고 타이밍 시뮬레이션 결과를 통해서 동작을 검증하였다.

• 정보처리학회논문지A
• /
• 제8A권4호
• /
• pp.479-488
• /
• 2001

SoC 설계의 복잡도가 지속적으로 커짐에 따라 기존의 소프트웨어 모델을 이용한 시뮬레이션 방법으로는 이를 검증하기에는 너무 많은 시간이 소요되어 많은 문제가 있다. 이를 해결하기 위해 시뮬레이션 방법보다 훨씬 빠른 검증속도를 제공하는 다양한 FPGA 기반의 로직 에뮬레이터가 활발히 연구되어왔다. 하지만 제한된 FPGA 핀 수로 인해 FPGA 내부에서 매우 낮은 자원이용률을 초래하고 있을 뿐만 아니라, 검증 대상이 되는 회로의 크기가 커짐에 비례하여 에뮬에이션의 속도가 현저하게 느려지는 문제점이 있다. 본 논문에서는 파이프라인 방식의 신호전달을 통하에 FPGA의 자원이용률을 극대화할 수 있을 뿐만 아니라 에뮬레이션의 속도도 크게 높일 수 있는 시스템 수준의 새로운 에뮬레이터 구조와 소프트웨어를 제안한다. 파이프라인의 링을 통하여 다수의 로직신호선을 하나의 실제 핀에 할당하여 핀 제한 문제를 해결하고, FPGA 간의 신호전달 경로를 사용자회로와 분리시킴으로서 빠른 시스템 클록의 사용을 가능케 하며 분할된 회로간에 조합경로를 줄여 실제 에뮬레이션클록의 속도를 높일 수 있었다. 또한 신호의 전달을 파이프라인 방식으로 보내기 위해 적용하는 스케줄링을 계산의 복잡도가 낮은 휴리스틱 방법을 적용하였다. 12비트 마이크로콘트롤로를 간단한 휴리스틱 스케줄링 알고리즘을 적용한 실험결과를 통하여 높은 검증속도를 확인하였다.

• 한국군사과학기술학회지
• /
• 제21권3호
• /
• pp.331-341
• /
• 2018

This study proposes an integrated serial spring-damper mechanism as a dual pulse generation system. Compared to the traditional dual pulse generation system, which used multiple springs and a damper to generate a dual pulse critical for impact testing of naval equipments, currently used separated serial spring-damper mechanism is comprised of two components: an air spring, and a damper. The proposed mechanism combines the two components into one integrated system with a unique design that lets simply changing the volume and the pressure of the air tank, and the length of the annular pipe adjust the stiffness and damping constants for testing, eliminating the need to have multiple sets of air springs and dampers. Simulations using MatLab and Simulink were conducted to verify the feasibility of this design. The results show the potential of an integrated serial spring-damper mechanism as a more convenient and flexible mechanism for dual pulse generation system.