• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.11a
• /
• pp.262-262
• /
• 2015

내화학성이 우수하여 화학적 에칭이 어려운 고분자 물질위에 무전해 도금을 실시하기 위하여 흡착식의 촉매 활성화 처리방법이 아닌 졸-겔 코팅공정을 이용한 촉매 활성화 처리공정을 실시하였다. 이러한 공정으로 에칭공정 없이 실리콘 고무위에 무전해 도금이 가능함을 확인하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2014.11a
• /
• pp.272-272
• /
• 2014

니켈-텅스텐 합금은 hydrogen evolution reaction의 electrocatalytic으로 이용가능하다. 니켈-텅스텐 합금 도금은 니켈에 비해 큰 텅스텐의 원자 부피에 의해 큰 internal stress를 갖는다. 니켈-텅스텐 합금과 낮은 adhesion을 갖는 물질에 도금을 하여 외부에서 stress를 가하면 큰 표면적을 갖는 니켈-텅스텐 편상 합금을 얻을 수 있다. 도금 시간 및 외부의 stress를 이용하여 다양한 크기의 니켈-텅스텐 편상 합금 분물을 얻을 수 있었다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.11a
• /
• pp.157-157
• /
• 2015

전기화학 성능이 우수하고 고내구성 고속 구리 전해도금용 DSE를 개발하기 위해 전기화학적 특성이 좋은 백금족 산화물의 조성비, 전처리 등의 공정으로 전극을 제조한 후, 고 전류밀도 조건에서 구리 전해도금을 실시하여 유기첨가제 소모율을 측정하여 최적의 전극제조 공정 조건을 확보하였다. 최적조건의 전극과 시제품 전극들을 비교분석한 결과, 상용 DSE와 비슷하거나 상회하는 내구수명을 가지는 것을 확인하였다.

• Journal of IKEEE
• /
• v.13 no.2
• /
• pp.126-131
• /
• 2009

To overcome short channel effects, wrap-around field effect transistors have drawn a great deal of attention for their superior electrostatic coupling between the channel and the surrounding gate electrode. In this paper, we introduce a bottom-up technique to fabricate a wrap-around field effect transistor using silicon nanowires as the conduction channel. Device fabrication was consisted mainly of electron-beam lithography, dielectrophoresis to accurately align the nanowires, and the formation of gate electrode using electrochemical deposition. The electrolyte for electrochemical deposition was made up of non-toxic organic-based solution and liquid nitrogen was used as a method of maintaining the shape of polymethyl methacrylate(PMMA) during the process of electrochemical deposition. Patterned PMMA can be used as a nano-template to produce wrap-around gate nano-structures.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2007.04a
• /
• pp.169-171
• /
• 2007

에어컨 콤프레셔 실린더에 도금되는 3가 크롬의 도금 두께 균일화를 위하여 컴퓨터 시뮬레이션 작업을 수행하였다. 컴퓨터 시뮬레이션의 정확도를 위하여 현장에서 사용되는 경질 3가 크롬의 전기화학적 특성을 측정하였다. 그리고, 이를 입력 값으로 하여 헐셀에 대하여 실험과 컴퓨터시뮬레이션을 수행하였다. 이 시뮬레이션 결과를 실제의 헐셀 실험 결과와 비교 검토함으로써 컴퓨터 시뮬레이션의 타당성정도를 점검하였고, 3가 크롬의 특성을 비교분석하였다. 이러한 자료를 근거로 3가 크롬 도금두께 균일화를 위한 시뮬레이션 작업을 에어컨 콤프레셔 실린더에 적용시켜 최적의 도금조건을 도출하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2007.04a
• /
• pp.124-125
• /
• 2007

3가크롬도금 공정 최적화를 위하여 다양한 전기화학적인 기법-즉, Hull cell test, 동전위 분극 실험, 정전류 분극 실험-과 표면 형상 분석이 수행되었다. 3가크롬도금은 용액 pH가 증가함에 따라 조악한 표면 형상을 가졌고, 도금액 온도 증가 시 표면 상 nodule 밀도가 낮아졌다. 본 실험 환경에서 3가크롬도금 공정 최적 조건은 pH2.5-3.0, 온도 $30-40^{\circ}C$, 인가전류밀도 $10-20A/dm^2$이었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.261-261
• /
• 2012

반도체 공정에서 단위소자의 고속화를 구현하기 위한 금속배선공정에 사용되는 금속재료가 최근에 Al에서 구리로 전환됨에 따라, 향후에는 모든 디바이스가 구리를 주요 배선재료로 사용할 것으로 예측되고 있다. 이러한 구리 배선재료의 도입은 미세화와 박막화라는 관점에서 습식 방법임에도 불구하고 전기도금 방법이 반도체 구리 배선공정에 적용되는 획기적인 변화를 이끌어냈다. 이에 전기도금 방법으로 생산된 구리박막에 대한 요구사항이 증가되고 있다. 전기도금으로 구리박막을 성장시킴에 있어 도금 전해액, 유기첨가제, Anode 물질의 변화는 전착된 구리 박막의 미세구조 및 화학적 구조와 전착률, 비저항 등의 물리적 전기적 특성을 다양하게 변화시킬 수 있다. 본 연구에서는 Anode 물질 변화에 따라 Anode 표면에 형성된 불순물막(Passivation layer) 및 전착된 구리박막의 특성을 조사하였다. Anode는 soluble type과 insoluble type으로 나누어 실험을 진행하였다. Anode 물질 변화에 따른, 구리 박막의 물리적 특성을 조사하기 위하여 XPS (X-ray Photoelectron Spectroscopy)로 화학조성 및 불순물에 대해 분석하였다. 그리고 FE-SEM (Field Emission Scanning Electron Microscope)를 이용하여 전착박막의 두께를 조사 하고 AFM (Atomic Force Microscope)을 이용하여 표면 거칠기를 측정하였다. 또한 전기적 특성을 조사하기 위해 4-point probe를 사용하여 구리 전착박막의 표면저항(sheet resistance)을 측정하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.322-322
• /
• 2013

최근 전자제품들의 소형화, 경량화, 다기능화가 활발히 진행됨에 따라, 고성능의 고출력용 인쇄회로기판(PCB)의 개발이 요구되고 있다. PCB는 전자제품의 각 부품을 전기적으로 연결하는 통로로서 전자제품의 소형화, 다기능화에 따라 고집적화가 요구되고 있다. 하지만 모든 전자장비의 고장의 85% 정도가 발열에 의한 것으로, PCB의 고집적화에 따른 발열문제가 매우 중요한 이슈가 되고 있다. 최근에는 이러한 문제점을 해결하기 위해 PCB의 방열층으로 양극 산화막을 금속 기판 위에 형성하고 이 절연층 위에 금속층을 회로로서 형성하는 방열 PCB 기판에 대한 연구가 활발히 진행되고 있다. 최근까지, 금속층 회로 형성을 위해 무전해 Ni 도금에 대한 연구가 활발히 이루어져 왔다. 하지만 주로 화학적, 전기화학적 관점에서 많은 연구자들에 의해 조사 연구되어 왔다. 본 실험에서는 anodized Al 절연층 위의 회로전극 부분으로 스크린 방법으로 Ag paste를 패턴 인쇄한 뒤, 무전해도금 방식으로 저렴한 Ni 전면 회로전극을 형성하여 전기전도도를 높이고, 저항을 낮출 수 있는 회로로서 기판의 손상을 최소화하고 선택적으로 Ag 패턴에만 Ni 전극회로를 형성시키는 것을 목표로 연구하였다. Ni-B 무전해 도금시 도금조의 온도는 $65^{\circ}C$, 무전해 도금액의 pH는 ~7 (중성)로 유지하였다. Al2O3 기판을 이용한 Ag Paste 패턴 위에 증착된 Ni-B 박막의 특성을 분석하기 위해 X-ray diffraction (XRD), AFM (Atomic Force Microscopy), SEM (Scanning Electron Microscope), XPS (X-ray Photoelectron Spectroscopy)을 이용하여 Ni-B 박막의 특성을 분석하였다.

• Korean Chemical Engineering Research
• /
• v.45 no.6
• /
• pp.633-637
• /
• 2007

Electroless plating of Co-alloy thin films as capping layers for Cu interconnection has been investigated using alkali-free precursors such as $(NH_4)_2Co(SO_4)_2{\cdot}6H_2O$, $(NH_4)_2WO_4$, $(NH_4)H_2PO_4$, etc. The characteristics of the Co-alloy thin films were discussed by analyses of the effects of pH, Co-precursor concentration, and deposition temperature on the thickness and surface morphology of the films. The thickness of the Co-alloy thin films increased with increasing pH, Co-precursor concentration, and deposition temperature, similarly to the results of electroless plating of Co-alloy thin films using alkali-containing chemicals. The SEM images of the surface of the Co-alloy thin films showed that the proper ranges of pH and deposition temperature were 8.5~9.5 and $75{\sim}85^{\circ}C$, respectively. This work found a feasibility that Co-alloy thin films as capping layers for Cu interconnection could be electroless plated using alkali-free chemicals.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2017.05a
• /
• pp.130-130
• /
• 2017

Au 합금 도금층은 내마모성 및 내식성이 우수하고 접촉저항이 낮기 때문에, 커넥터, 인쇄회로기판 등과 같은 전자부품의 접속단자부에 널리 적용되고 있다. 각 부품들을 효과적으로 전기적 신호를 통해 연결하기 위해서는 낮은 접촉저항이 요구되며, 이러한 Au 합금 도금층의 접촉저항은 합금 원소의 종류 및 함량, 용융 솔더와 전자부품을 고정시키는 표면실장공정에서 받는 theremal aging의 온도와 시간에 따라 변화된다. 현재 전자부품용 커넥터에 실시되고 있는 금 합금도금은 Au-0.3wt%Co합금, Au-0.2wt%Ni합금도금이 대부분 적용되고 있으며, 높은 순도(금 함유량 99.7wt%이상)로 인하여 금 사용량을 절감하기 어려운 실정이다. Sn은 Au와 높은 고용률을 갖는 합금을 형성하는 장점을 갖고 있기에 금 사용량 절감에 큰 기여를 할 수 있을 것으로 예상된다. 따라서 본 연구에서는 Sn을 합금 원소로 사용하여 높은 Sn함량을 갖는 Au 합금 도금층을 제작하고, 무연솔더의 융점보다 더 높은 온도인 533K에서 thermal aging을 실시하여, Sn함량별로 thermal aging에 따른 접촉저항과 솔더퍼짐성의 변화를 기존의 Co, Ni합금과 비교 조사하였다. 또한, 표면분석을 통하여 Au-Sn합금 도금층의 접촉저항이 변화하는 요인에 대해서도 고찰하였다. 표면적 $0.2dm^2$의 순수 동 시편 위에 약 $2{\mu}m$두께의 Ni도금을 실시한 후 Sn 함량을 다르게 준비한 도금 용액(Au 6g/L, Sn 1~8g/L)을 사용하여 Au-Sn합금 도금을 실시하였다. Au-Sn합금 도금층은 전류밀도 0.5ASD, 온도 $40^{\circ}C$에서 약 $0.1{\mu}m$두께가 되도록 도금하였으며, 두께는 형광X선 도금두께측정기로 측정하였다. 금 합금 도금층 내의 Sn함량은 Ti시편 위에 도금한 Au-Sn합금층을 왕수에 용해시킨 다음, ICP를 사용하여 분석하였다. Au-Sn합금 도금층의 접촉저항은 준비된 시편을 533K에서 1분 30초, 3분, 6분 간 열처리한 후, 5회 접촉저항을 측정하여 그 평균값으로 하중에 따른 금 합금 도금층의 접촉저항을 비교하였다. 솔더링성은 솔더볼을 합금 표면에 솔더페이스트를 이용하여 붙인 뒤 533K에서 30초간 열처리하고, 열처리 후 솔더볼의 높이 변화를 측정해 열처리 전 솔더볼의 높이에 비해 퍼진정도를 측정하였다. 또한, 도금층 내의 Sn함량에 따라서 접촉저항이 변화하는 요인을 분석하기 위해서 X선 광전자 분광기를 이용하여 도금층 표면의 정량 분석 및 화학적 결합상태를 분석하였다. ICP분석결과 Au-Sn합금층 내의 Sn함량은 도금용액의 조성별로 9~12wt% Sn 합금층이 형성된 것을 알 수 있었고 기존의 Au-Ni, Au-Co 합금층과 비교해 합금함량이 크게 증가된 것을 알 수 있었다. 또한 접촉저항 측정 결과, 기존의 Au-Ni, Au-Co합금층의 접촉저항과 비교했을 때 Au-Sn합금층의 접촉저항이 더 낮은 것을 알 수 있었다. 또한, 솔더퍼짐성 측정 결과 기존의 Au-Ni, Au-Co합금층과 비교해 솔더퍼짐성이 우수한 것을 확인할 수 있었다. 따라서 전자부품용 접점재료에 합금함량이 높은 Au-Sn합금층을 적용시키면 더 우수한 커넥터의 성능을 얻을 수 있을 뿐 아니라 경제적으로 큰 절약 효과를 기대할 수 있을 것으로 판단된다.