• KIISE Transactions on Computing Practices
• /
• v.23 no.2
• /
• pp.97-103
• /
• 2017

Many hardware-based regular expression matching architectures have been proposed for high-performance matching. In particular, regular expression processors, which perform pattern matching by treating the regular expressions as the instruction sequence like general purpose processors, have been proposed. After instruction sequence and data are provided in the instruction memory and data memory, respectively, a regular expression processor can perform pattern matching. To use a regular expression processor as a coprocessor, we need the host interface to transfer the instruction and data into the memory of a regular expression processor. In this paper, we design and implement the host interface between a host and a regular expression processor in the DE1-SoC board and the application program interface. We verify the operations of the host interface and a regular expression processor by executing the application programs which perform pattern matching using the application program interface.

• Information Display
• /
• v.3 no.3
• /
• pp.3-12
• /
• 2002

FPD(Flat Panel Display; 평판 디스플레이) 시스템에서의 고속 인터페이스 기술은 적용 범주에 따라 호스트 모듈과 디스플레이 모듈간의 인터페이스와 타이밍 제어기와 구동 LSI 간의 인터페이스로 구분된다 현재까지 발표된 FPD용 인터페이스 기술에는 호스트 모듈과 디스플레이 모듈간의 인터페이스 기술로서 LVDS와 TMDS가 있으며, 타이밍 제어기와 구동 LSI 간의 인터페이스로서 RSDS, Mini-LVDS, CMADS, Whisper Bus 가 있다. 본 고에서는 이러한 기술들의 특징 및 장단점에 대해 논하고, 고속 인터페이스 기술의 향후 전망 및 과제를 제시한다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.31 no.11
• /
• pp.626-634
• /
• 2004

In a client-server model, network server systems suffer from both heavy communication and computational loads. While communication channels become increasingly speedy, the existing protocol stack architectures still include mainly three performance bottlenecks of protocol stack processing, system call, and network interrupt overheads. To address these obstacles, in this paper we present a host-independent network system where a network interface card (NIC) is utilized in an efficient manner. First, by offloading network-related portion to the NIC, the host can fully utilize its processing power for other useful purposes. Second, it eliminates the system call overhead, such as context-switching and memory copy operations, since the host communicates with the NIC through its user-level libraries. Third, it a] so reduces the network interrupt operation count as the host handles the interrupt in a segment instead of a packet. The experimental results show that the proposed network system reduces the host CPU overhead for communication system by 68-71%. It also shows that the proposed system improves the communication speed by 11-83% under heavy computational and communication load conditions.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.1861_1862
• /
• 2009

Linux 시스템에서 gdb와 gdbserver를 이용하여 원격지의 대상 프로세스에 대해 호스트 컴퓨터에서 디버깅이 가능하다. 이는 상대적으로 적은 리소스를 가진 원격지 컴퓨터나 임베디드 시스템에서 프로세스를 원격지의 시스템보다 풍부한 리소스를 지닌 호스트 컴퓨터를 통해서 디버깅을 수행함으로써 직접 디버깅을 수행할 때 원격지 시스템에 오는 부하를 줄일 수 있다는 장점이 있다[1]. 하지만 gdb와 gdbserver를 이용한 원격지 디버깅은 gdb가 동작하는 호스트 컴퓨터가 반드시 gdb가 운용 가능한 환경이어야 한다는 점과 디버깅을 수행하기 전 호스트 컴퓨터에 대한 환경 설정에 많은 시간과 노력이 필요하다는 점을 생각했을 때 효율적이지 못하다. 또한 gdb에서 기본적으로 제공하는 사용자 인터페이스가 CLI(Comman Line Interface) 라는 점은 익숙하지 않은 사용자에게 불편함을 안겨줄 수 있다. 본 논문에서는 gdb와 gdbserver의 기본 동작을 웹 인터페이스와 연동함으로써 이러한 문제점에 대한 해결 방안을 제시하고자 한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.134-136
• /
• 1999

내장 프로세서에서 실행되는 응용 프로그램 개발환경에서는 타겟에서 실행될 프로그램을 호스트에서 개발하여 타겟에서 실행되도록 구성한다. 내장 프로세서 응용 개발 환경의 중심을 이루는 호스트-타겟 연결 미들웨어(이후 타겟서버라 칭함)를 개발하였다. 타겟서버는 전단부, 후단부 인터페이스를 통하여 호스트에서 개발된 목적모듈을 타겟시스템에 로딩시키는 기능을 한다. 또한, 호스트에서 운용되는 타겟 접근도구의 요구사항을 전송하고 타겟의 정보를 호스트 도구에게 전송하는 역할을 한다. 이러한 역할을 수행하기 위하여 내부 모듈에서 리더, 로더, 타겟메모리 관리, 심볼테이블 관리모듈이 구현되었다. 이렇게 구현된 타겟서버는 기존의 호스트 시스템 도구에 연결되어 정확한 수행에 대한 테스팅 과정을 마쳤고 하나의 라이브러리로 지원되었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2006.05a
• /
• pp.1195-1198
• /
• 2006

기존의 컴퓨터 시스템에서는 인터넷의 대표적인 통신 프로토콜인 TCP/IP 가 호스트 CPU 에서 처리되는데, 이는 호스트 CPU 에 많은 부하(load)를 발생시켜 전체 시스템의 성능을 저하시키는 문제를 야기한다. 최근 이러한 문제점을 해결하는 방안으로서 네트워크 어댑터에서 TCP/IP 를 처리하는 TOE(TCP/IP Offload Engine)에 대한 연구가 활발히 진행되고 있다. 이러한 TOE 가 성공적으로 컴퓨터 시스템에 적용되는 위해서는 이를 지원하는 운영체제용 커널 모듈의 개발이 필요하며, 커널 모듈은 기존의 TCP/IP 를 위한 소켓 인터페이스를 바이너리 수준에서 호환성을 제공해야 한다. 따라서, 본 논문에서는 Linux 시스템에서 소켓 인터페이스에 대한 바이너리 수준의 호환성을 제공하는 TOE 용 커널 모듈을 제안하고 개발하였다. 또한, 실험의 통하여 TOE 커널 모듈이 CPU 에 부하를 거의 발생시키지 않음을 확인하였다.

• Proceedings of the Korea Database Society Conference
• /
• 2000.11a
• /
• pp.364-367
• /
• 2000

본 논문은 스크리닝 라우터에서 패킷 필터 규칙을 통과한 모든 트래픽이 베스쳔 호스트로 전달되도록 스크린드 호스트 게이트웨이를 사용하였으며, 스크린드 호스트 게이트웨이의 단점인 스크리닝 라우터의 경로정보가 내부 네트워크로 직접 전달되지 않도록 듀얼-홈드 게이트웨이를 사용하였다. 듀얼-홈드 게이트웨이에서는 두 개의 네트워크 인터페이스간에 트래픽이 직접 전달되지 않기 때문에 응용 게이트 웨이 서버를 통해서 트래픽이 전달되고 모든 접속기록이 베스쳔 호스트에 기록되도록 하였다. 또한 외부 네트워크와 내부 네트워크 사이에 완충지역인 DMZ를 두어 공개 서버를 사용하기 쉽게 구현하여, 스크리닝 라우터와 스크린드 호스트 게이트웨이의 문제점을 해결하는 효과적인 혼합형 방화벽 모델을 제안하고자 한다.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.1960_1961
• /
• 2009

본 논문에서는 PID, PWM, HSC, 컴퓨터와의 호스트 통신, 외부 DAC 인터페이스를 FPGA만을 이용하여 하나의 Chip에 구현하고 DC 서보 모터의 속도를 설정한 제어 상태로 안정화시킬 수 있는 시스템을 구현하고자 한다. 컴퓨터에서 설정한 설정치(SV)와 P, I, D의 이득 값을 호스트 통신으로 데이터 블록은 해당 블록으로 전달하며 DC 서보 모터의 엔코더에서 나오는 $90^{\circ}$ 위상차가 있는 2채널의 펄스는 HSC 블록을 거쳐 프로세스치(PV)를 생성 고 이로부터 얻어진 SV와 PV의 편차(E)를 산출한 후 PID 제어 동작을 수행한다. 그 결과인 조작치(MV)를 PWM 블록에 제공하여 실질적으로 DC 서보 모터를 구동하는 H-bridge 회로를 구동한다. 또한 FPGA 내부의 SV, PV, E, MV를 오실로스코프로 계측하기 위해 DAC 인터페이스 블록을 첨가 하여 외부 디지털 아날로그 변환기(DAC)를 제어 하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.786-788
• /
• 1999

파이버채널은 고용량 디스크를 특성 호스트에 의존하지 않고 네트웍에 직접 연결할 수 있는 매우 빠른 입출력 시스템 인터페이스이다. 파이버채널의 등장에 따라 고용량 디스크 어레이를 공유하는 분산 파일시스템에 관한 관심이 늘고 있다. 본 논문에서는 파이버 채널의 장점을 이용하여 효율적인 공유디스크 분산 파일시스템의 설계 결과를 제시한다. 제시된 파일시스템은 시스템에 참여하는 모든 호스트들이 부하를 균등하게 나누어 부담하도록 설계되었으며 특히 호스트들이 파이버채널상에서 직접 통신을 통하여 공유디스크 데이터의 일관성을 유지할 수 있도록 하므로써 별도의 장치 없이 일반디스크를 사용할 수 있도록 하여 비용대 성능비가 우수한 시스템에 적합하도록 하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.04d
• /
• pp.391-393
• /
• 2003

대학 전산망은 다양한 종류의 하드웨어와 소프트웨어로 이루어진 대표적인 이질망이며 , 다양한 성향을 갖는 사용자들이 공존하는 환경이므로 망 계층 보안 서비스의 도입이 필연적이다. 본 논문에서는 대학 전산망에서 IPSec을 도입하는데 필수적인 IPSec 키 관리 시스템을 제시한다. 제안된 IPSec 키 관리 시스템은 IPSec과 PKIX가 결합된 형태로 구성되며 , 각 호스트는 부팅 과정에서 IP 주소를 결정 한 후, 망 계층 서버에 자신의 IP 주소와 공개키를 등록하여 망 계층 보안 서비스를 제공하도록 한다. 또한 망 계층 인증 서버는 웹 인터페이스를 통해 망 관리자가 전체 구성원의 키를 관리하는 인터페이스를 제공한다.