• Title/Summary/Keyword: 한국통신연구소

Search Result 1,112, Processing Time 0.028 seconds

Iterative Matching Cost Update based Multi-view Stereo Matching Algorithm for 3D Reconstruction and View Synthesis (3차원 복원 및 시점 합성을 위한 반복적인 매칭 비용 업데이트 기반의 다시점 스테레오 매칭 알고리즘)

  • Lee, Min-Jae;Park, Soon-Yong;Um, Gi-Mun;Cheong, Won-Sik;Yun, Joungil;Lee, Jinhwan
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2020.07a
    • /
    • pp.144-145
    • /
    • 2020
  • 본 논문에서는 정밀한 3차원 복원 및 시점 합성을 위해 매칭 비용을 반복적으로 업데이트하는 Generalized Soft 3D Reconstruction (GenSoft3D) 알고리즘을 제안한다. 먼저 다시점 영상들과 카메라 자세정보가 주어지면 GenSoft3D는 볼륨 기반의 다시점 스테레오 매칭 알고리즘으로 시점별 초기 매칭 비용 볼륨 및 시차 맵을 계산한다. 그 후 정제 과정에서 각 시점은 모든 시차 맵을 이용하여 표면 확률 및 가시 확률을 계산한다. 표면 확률은 초기 매칭 비용 업데이트에 사용하며, 가시 확률은 폐색 영역의 정확한 시차를 계산하기 위해 사용된다. 해당 정제 과정을 일정 횟수 반복할 경우 시점별 고정밀의 시차 맵 획득이 가능하다. 또한 시차 맵의 정확도가 향상됨에 따라 정확한 시점 합성이 가능하다.

  • PDF

선박 밀폐구역에서의 선박 IoT 무선통신 시스템 구현방안 고찰

  • 김부영;심우성
    • Proceedings of the Korean Institute of Navigation and Port Research Conference
    • /
    • 2022.06a
    • /
    • pp.408-409
    • /
    • 2022
  • 슬릿을 통한 표면파 통신 가능성을 시험 검증하고 이를 통한 선박 밀폐구역에서의 선박 IoT 무선통신 시스템 구현 방안을 고찰하기 위해 선박 밀폐구역에서의 표면파 통신 환경을 구현하였고, 슬릿의 크기, 모양, 재질 변화 조건에 따라 표면파 통신 가능 여부와 전송속도 변화를 확인하였다.

  • PDF

A Study on Two-way Mirroring between Smart Devices and Electronic Whiteboard (스마트기기와 전자칠판 간의 양방향 미러링에 관한 연구)

  • Lee, BKwon;Kwack, HongKyu;Ham, Seongsik;kang, BG;Yoo, GabSang
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2013.05a
    • /
    • pp.728-730
    • /
    • 2013
  • 스마트 모바일 기기의 발전으로 고성능, 고효율, 사용성이 급격하게 증가하고 있다, 또한 개인의 용도를 확장한 교육 분야 및 기타 산업분야에 전반적으로 사용되고 있다. 하지만 산업 및 교육 측면에서는 스마트 기기의 화면이 너무 작어서 활용성 및 교육적인 면에서 제약으로 대두되고 있다. 이에 본 연구에서는 스마트 모바일 기기의 화면을 실시간 HD 무선통신을 통한 대형 전자칠판으로 전달하고 또한 대형 전자칠판의 터치 데이터를 스마트 기기에 전달하여 대형 전자칠판에서 스마트폰 기능을 사용가능하게 하는 연구이다.

Measurement methodology for the alignment accuracy of wafer stepper (웨이퍼 스텝퍼의 정렬정확도 측정에 관한 연구)

  • Lee, Jong-Hyun;Jang, Won-Ick;Lee, Yong-Il;Kim, Doh-Hoon;Choi, Boo-Yeon;Nam, Byung-Ho;Kim, Sang-Cheol;Kim, Jin-Hyuk
    • Journal of the Korean Society for Precision Engineering
    • /
    • v.11 no.1
    • /
    • pp.150-156
    • /
    • 1994
  • To meet the process requirement of semiconductor device manufacturing, it is necessary to improve the alignment accuracy in exposure equipments. We developed the excimer laser stepper and will describe the methodology for alignment measurement and experimental results. Our wafer alignment system consists of off-axis optics, TTL(Through The Lens) optics and high precision stage. Off-axis alignment utilizes the image processing and /or diffraction from thealign marks of off-centered chip area. On the other hand, TTL alignment can be used for the die-by-die alignment using dual beam interferometry. When only off-axis alignment was used, the experimental alignment error(lml+3 .sigma. ) was 0.26-0.29 .mu. m, and will be reduced down to 0.15 .mu. m by adding TTL alignment.

  • PDF

Design and Process of Vertical Double Diffused Power MOSFET Devices (이중확산 방법에 의한 수직구조형 전력용 MOSFET의 설계 및 공정)

  • Yu, Hyun Kyu;Kwon, Sang Jik;Lee, Joong Whan;Kwon, Oh Joon;Kang, Young Il
    • Journal of the Korean Institute of Telematics and Electronics
    • /
    • v.23 no.6
    • /
    • pp.758-765
    • /
    • 1986
  • The design, fabrication and performance of vertical double diffused power MOSFET (VDMOS) were described. On the antimony (Sb) doped (~7x10**17 cm**-3) silicon substrate (N+), epitaxial layer(N-) was grown. The thickness and the resistivity of this layer were 32\ulcorner and about 12\ulcorner-cm, respectively. The P- channel length which was controlled by sequential P-/N+ double diffuison method was about 1~2 \ulcorner, and was processed with the self alignment of 21 \ulcorner width poly silicon. To improve the breakdown voltage with constant on-resistance (Ron) about 1\ulcorner, three P+ guard rings were laid out around main pattern. With chip size of 4800\ulcorner x4840 \ulcorner, the VDMOS has shown breakdown voltage of 410~440V, on-resistance within 1.0~1.2\ulcornerand the current capablity of more than 5A.

  • PDF

양자컴퓨팅 시대를 대비하기 위한 암호화 선제대응력(Crypto-Agility) 도입 방안

  • Jong Wook, Park;Seon Yeob, Baek;Jang, Sang-Woon;Sang Yun, Han
    • Review of KIISC
    • /
    • v.32 no.6
    • /
    • pp.53-63
    • /
    • 2022
  • 양자컴퓨팅 시대가 도래하면 현재까지 안전하다고 여겨지는 암호 알고리즘이 쉽게 해독될 수 있다. 이에 대비하기 위해 NIST에서는 PQC 알고리즘 개발 프로젝트를, 한국에서는 KpqC 프로젝트를 통해 양자컴퓨팅 대응 암호 알고리즘을 개발하고 있다. 양자컴퓨팅 시대에 안전한 새로운 암호 알고리즘 개발도 중요하지만, 암호취약점 발견이 일상이 될 경우 시스템 변경을 최소화하면서 기존 암호 알고리즘을 신규 암호 알고리즘으로 대체할 수 있는 암호화 선제대응력(Crypto Agility)에 대한 준비도 필요하다. 본 논문에서는 기존 시스템의 영향을 최소화하면서 암호 관련 요소들(암호 알고리즘, 암호 파라미터, 암호 프로토콜 등)을 대체하기 위해 필수적인 암호화 선제대응력 요구사항을 제안하고, 이를 실행하기 위해 정책기관에서 추진되어야 할 실행항목을 제시한다.

A Design of Ion-Implanted GaAs MESFET's Having High Transconductance Characteristics (이온 주입공정에 의한 고 GaAs MESFET의 설계)

  • Lee, Chang Seok;Shim, Gyu-Hwan;Park, Hyung Moo;Park, Sin-Chong
    • Journal of the Korean Institute of Telematics and Electronics
    • /
    • v.23 no.6
    • /
    • pp.789-794
    • /
    • 1986
  • The current-voltage characteristics of ion-implanted GaAs MESFET's have been simulated by using the velocity saturation model. Using this model, a MESFET with threshold voltage of -0.5V and transconductance of 460 mS/mm is designed. To implement high transconductance MESFET's, low energy ion-implantation (20 keV) and RTP(Rapid Thermal Process) activation ($575^{\circ}C$, 5sec) processes are required.

  • PDF