• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.151-151
• /
• 2013

무기물 기반, Si-based 태양전지에 비해 가볍고 저렴하다는 관점에서 유기태양전지에 대한 연구가 진행되고 있다. 유기태양전지는 Si-based 태양전지에 비해 그 효율이 낮다는 점이 문제로 제기되어 왔지만, 억셉터와 도너의 nanocomposite 구조인 bulk-heterojunction (BHJ) 구조가 개발이 되면서 유기물의 짧은 엑시톤(exciton) 거리를 극복할 수 있게 되어 그 효율이 비약적으로 증가되는 결과를 낳았다. 또한 넓은 범위의 파장을 흡수 할 수 있는 작은 band-gap을 갖는 물질이 개발됨으로써 유기 태양전지의 효율은 점차 증가하고 있다. 최근에는 독일 회사인 Heliatek에서 12%가 넘는 유기태양전지를 발표함으로써 유기태양전지가 Si-based 태양전지를 대체할 수 있는 차세대 에너지 공급원으로의 가능성을 충분히 보였다. 이런 유기 태양전지는 하부 투명전극인 인듐주석산화물(ITO)/정공이동층(PEDOT:PSS)/광흡수층/전자이동층(LiF)/낮은 일함수를 갖는 상부전극인 Al 구조의 일반적인 구조; ITO/전자이동층/광흡수층/정공이동층/높은 일함수를 갖는 상부전극(Ag), 전하의 이동방향이 반대인 역구조 태양전지, 두 가지로 분류할 수 있다. 하지만 소자 안정성의 관점에서 일반적인 구조의 태양전지는 ITO/PEDOT:PSS 계면에서의 화학적 불안정성과, 낮을 일함수를 갖는 상부전극이 쉽게 산화되는 등의 문제가 있어 상부전극으로 높은 일함수를 갖는 전극을 사용하는 역구조 태양전지가 더 유리하다. 이러한 역구조 태양전지에서 효율을 높일 수 있는 요인 중 하나는 전자이동층에 있다. 광흡수층에서 형성되어 분리된 전자가 전극으로 이동하기위해서는 전자이동층을 거쳐야 한다. 하지만 이 전자이동층 내에서의 전자 이동속도가 느리다면, 즉 저항이 크다면 광흡수증과의 계면에서 Back electron trasnfer현상으로 재결합이 일어나게 되어 전극으로 도달하는 전자의 양이 줄어들게 되고, 이는 유기태양전지 효율을 낮추는 요인이 된다. 전자이동층 자체의 저항뿐만 아니라, 전자이동층의 표면 거칠기(morphology) 또한 유기 태양전지의 효율을 좌우하는 요인 중 하나이다. 광흡수층과 전자이동층의 계면에서 전자의 이동이 일어나는데, 전자이동층의 표면 거칠기가 크게되면 그 위에 박막으로 형성되는 광흡수층과의 계면저항이 증가하게 되고, 이는 광흡수층에서 전자이동층으로의 원활한 전자이동을 저해함으로써 소자 효율의 감소를 일으키게 된다. 따라서 우리는 전자이동층인 ZnO 박막의 스퍼터링 조건을 변화시킴으로써 ZnO 층의 두께에 따른 광투과도, 전기전도성 변화 및 유기태양전지의 효율변화와, 표면 거칠기에 따른 광변환 효율 변화를 관찰하고자 한다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.407-407
• /
• 2008

무기EL 디스플레이는 고체재료에 전계를 가했을 때 발광하는 현상을 이용한소자로서, 급속도로 발전을 거듭하고 있으나, 유전체층에 강한전계를 가하여 발광하여야 하므로 낮은 Breakdown voltage와 효율의 한계로 인하여 휘도가 낮고 풀 컬러화 디스플레이 등 의 응용에는 적용되고 있지 못하는 실정이다. 본 연구에서는 강유전체 Perovskite 구조를 가지는 ABO3 물질 중 PMN(Lead Magnesium niobate) 과 PZT (Lead Zirconate titanate) 후막을 제조하여 Inorganic EL(Electro Luminance)에 적용하고 소자의 광전특성을 평가하였다. 소자에 사용된 기판은 고온소성에 알맞은 알루미나(Al2O3)기판을 채택 하였으며, 그 위 하부전극으로는 고온소성에 따른 화학적 안정성이 우수한 Au전극을 Screen Printing 하였다. 제조 되어진 PMN후막 페이스트는 PMN(Pb(Mg1/2 Nb2/3)O3) + Glass Frit(Pb-Zn-B) + BaTiO3(99.99%) 로 합성되었으며 하부전극위에 인쇄하였다. 그 다음 PZT sol-gel을 Spin coating으로 도포 하였다. 형광체로 ZnS:Cu.Cl 을 Screen Printing을로 형성하였으며, 평탄화를 위하여 유기물 충을 Screen Printing 공정으로 성막 하였다. 상부전극으로는 DC sputter로 ITO를 증착하여 EL소자 완성 후 Spectro - Chroma meter로 소자특성을 측정하였다. 평탄화를 통한 유기물층에 변화되는 Capacitance를 Oscilloscope로 전압 전류 pulse의 변화에 따른 opto-electronic 특성을 평가하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.40 no.11
• /
• pp.9-18
• /
• 2003

Two configurations of Film Bulk Acoustic Wave Resonators with acoustic quater-wave bragg reflector layers are theoretically analyzed using equivalent circuits and the difference of their characteristics are discussed. We compare the characteristics of λ/2 mode to those of ideal FBAR with top and bottom electrode contacting air and the characteristics of λ/4 mode to those of ideal FBAR with top electrode contacting air and bottom electrode clamped. We assume that the piezoelectric film is ZnO, the electrode is A1 and the substrate is Si, ABCD parameters are extracted and input impedance is calculated by converting the equivalent circuit from Mason equivalent circuits to the simplified equivalent circuits that ABCD parameters are extracted possible, From the variation of resonance frequency due to the change of thickness of reflector layers and the variation of electrical Q due to the change of mechanical Q of reflector layers, it is confirmed that the reflector layer just under the bottom electrode have the greatest effect on the varation of resonance frequency and electrical Q. It is shown that the number of reflector layers required for the saturation of electrical Q decreases with the increase of the impedance ratio of reflector layers and electrical Q of λ/2 mode is larger than that of λ/4 mode, Electromechanical coupling factor is independent of the number of layers, The impedance ratio of reflector layers becomes larger as the electromechanical coupling factor becomes larger, The electromechanical coupling factor of the two mode are smaller than those of ideal FBARs because of the trapping of acoustic energy in the reflector layers, The insertion loss of the ladder filter decreases with the increase of the number of reflector layers but the bandwidth is not affected much by the number of reflector layers, As the impedance ratio of reflector layers becomes larger the insertion loss becomes smaller and the bandwidth becomes wider, In our analysis of the two mode, characteristics of λ/2 mode appear to be slightly more favorable than that of λ/4 mode

• Korean Journal of Materials Research
• /
• v.6 no.12
• /
• pp.1263-1269
• /
• 1996

반도체 메모리 소자에 이용되는 하부전극의 Pt 박막을 MOCVD 증착방법을 이용하여 SiO2(100nm)/Si 기판위에 증착하였다. 반응개스로 O2개스를 사용하였을 경우에 순수한 Pt 박막을 얻었으며 증착층은(11)우선방향을 가지고 성장하였다. 증착온도가 45$0^{\circ}C$에서는 결정립 경계에 많은 hole이 형성되어 박막의 비저항을 증가시켰다. MOCVD에 의해 얻어진 Pt 박막은 전 증착온도범위에서 인장응력을 가지고 있었으며 40$0^{\circ}C$이상의 온도에서 hole이 형성되면서 응력은 감소하였다. MOCVD-Pt 위에 PEMOCVD로 증착한 강 유전체 SrBi2Ta2O9박막은 균일하고 치밀한 미세구조를 보였다.

• Korean Journal of Materials Research
• /
• v.6 no.6
• /
• pp.610-617
• /
• 1996

강유전체 재료의 하부전극으로 사용되고 있는 Pt/Ti 박막의 접착력에 대한 열처리 분위기의 영향을 연구하였다. 시편의 접착력은 90$^{\circ}$ 필 테스트 방법을 사용하여 정량적으로 측정하였다. 열처리 후 사용된 분이기에 관계없이 모두 접착력이 감소하였는데 특히 산소분위기에서 열처리 한 시편의 접착력이 매우 크게 감소하였다. AES depth profile과 단면 TEM을 이용하여 계면반응을 관찰한 결과 산소열처리시에는 Ti가 외부에서 확산해 온 산소와 반응하여 rutile TiO2상이 형성됨을 알 수 있었다. 그러므로 산소열처리 후에 일어나는 접착력의 급격한 감소 원인은 열처리시 취약한 TiO2상이 형성되며 이로 인해 Ti 접착층이 고갈되기 때문임을 알 수 있었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.112-112
• /
• 2008

최근 Ruthenium (Ru) 은 높은 화학적 안정성, 누설전류에 대한 높은 저항성, 저유전체와의 높은 안정성 등과 같은 특성으로 인해 금속층-유전막-금속층 캐패시터의 하부전극으로 각광받고 있다. 또한 Cu와의 우수한 Adhesion 특성으로 인해 Cu 배선에서의 Cu 확산 방지막으로도 주목받고 있다. 그러나 이렇게 형성된 Ru 하부전극의 각 캐패시터간의 분리와 평탄화를 위해서는 CMP 공정이 도입이 필요하다. 이러한 CMP 공정에 공급되는 Slurry 에는 부식액, pH 적정제, 연마입자 등이 첨가되는데 이때 연마입자가 응집하여 Slurry의 분산 안전성 저하에 영향을 줄수 있다. 이로 인해 응집된 Slurry는 Scratch와 Delamination 과 같은 표면 결함을 유발할 수 있으며, Slurry의 저장 안정성을 저하시켜 Slurry의 물리적 화학적 특성을 변화시킬 수 있다. 그리하여 본 연구에서는 Ru CMP Slurry에서의 Surfactant와 같은 분산 안정제에 따른 Surface tension, Zeta potential, Particle size, Sedimentation의 분석을 통해 Slurry 안정성에 대한 영향을 살펴보았다. 그 결과 pH9 조건의 31ppm Dispersant 농도에서 50%이상의 Sedimentation 상승효과를 얻을 수 있었다. 또한 선택된 Surfactant가 첨가된 Ru CMP Slurry를 제조하여 Ru wafer의 Static etch rate, Passivation film thickness 와 Wettability를 비교해 보았다. 그리고 CMP 공정을 실시하여 Ru의 Removal rate와 TEOS에대한 Selectivity를 측정해 보았다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.11a
• /
• pp.50-50
• /
• 2007

최근 DRAM 소자 내에서 Ruthenium (Ru) 은 높은 화학적 안정성, 누설전류에 대한 높은 저항성, 고유전체와의 높은 안정성등과 같은 특성으로 인해 금속층-유전막(insulator)-금속층 캐패시터에 대한 하부전극으로 각광받고 있다. 일반적으로 Ru은 화학적으로 매우 안정하여 습식 식각으로 제거하기 어려우며, 이로인해 건식 식각을 이용하여 Ru을 제거하는 것이 널리 통용되고 있다. 하지만 칵 캐패시터의 분리를 위해 Ru을 건식 식각할 경우, 유독한 $Ru0_4$ 가스가 발생할 수 있으며 Ru 하부전극의 탈균일한 표면과 몰드 산화막의 손실을 유발할 수 있다. 이로인해 각 캐패시터간의 분리와 평탄화를 위해 CMP 공정이 도입되게 되었다. 이러한 CMP 공정에 공급되는 슬러리에는 부식액, pH 적정제, 연마입자등이 첨가되는데 이때 연마입자가 응집하여 슬러리의 분산 안정성 저하에 영향을 줄 수 있다. 그리하여 본 연구에서는 Ru CMP Slurry에서의 surfactant와 같은 첨가제에 따른 zeta potential, particle size, sedimentation의 분석을 통해 slurry 안정성에 대란 영향을 살펴보았다. 또한 선택된 surfactant가 첨가된 Ru CMP Slurry를 제조하여 Ru의 removal rate와 TEOS에 대한 selectivity를 측정해 보았다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 1993.05a
• /
• pp.64-65
• /
• 1993

MPB 조성영역인 Zr/Ti=52/48의 composite ceramic target을 사용하여 RF magnetron sputtering 방법으로 기판온도 약 30$0^{\circ}C$에서 RZT 박막을 Pt/Ti/Si 기판위에 증착시켰다. 안정상인 perovskite 구조를 형성시키기 위하여 PbO분위기에서 furnace annealing 과 Repid thermal annealing을 실시하여 열처리 방법에 따른 상형성 및 계면반응과 그에 따른 전기적 특성을 고찰 하였다. Pt 의 두께가 250$\AA$인 경우 furnace annealing 시 $650^{\circ}C$에서 perouskite 상이 형성되었으나 Pt층이 산소의 확산을 방지하지 못하여 상부의 Ti 층이 TiOx로 변태하였으며 하부의 Ti는 Si 과 반응하여 Ti-silicide 롤 변태하였다. 또한 75$0^{\circ}C$,60sec 인 경우 Pt 층의 응집화가 관찰되어 하부전극으로서 적용이 적절하지 못하다. 급속열처리를 실시한 경우에도 마찬가지로 Ti 층이 TiOx 와 silicide 층으로 변태되었다. Pt의 두께가 1000$\AA$인 경우에도 250$\AA$와는 달리 RTA 시 (III)방향으로 Furace annealing 시(001)방향으로 우선 성장하였다. 이는 Ti(001), P(111),PZT(111)면의 lattic mismatch 가 매우 작은데다 RTA 시 계면반응이 거의발생하지 않아 PZT 박막이 (111) 방향으로 우선 성장한 것으로 보인다. Furnace annealing 경우는 심한 계면반응이 발생하여 Pt층에 어느 정도 영향을 주었기 때문에 우선성장 방향이 바뀌었다구 생각한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.73-73
• /
• 2000

안티퓨즈 소자는 프로그램 가능한 절연층의 상하 각각에 금속층이나 다결정 실리콘 등의 전도 가능한 전극으로 구성된다. 프로그램은 상하 전극간에 임계전압을 가했을 때 일어나게 되며 이때 절연층이 파괴되므로 비가역적이어서 재사용은 불가능하게 된다. 안티퓨즈 소자는 이러한 프로그램 특성으로 인하여 메모리 소자를 이용한 스위치 보다 속도나 집적도 면에서 우수하다. FPGAsdp 사용되는 안티퓨즈 소자는 집적도의 향상과 적정 절열파괴전압 구현을 위해 절연막의 두께를 감소시키는 것이 바람직하다. 그러나 두께나 감소될 경우 바닥전극의 hillock에 큰 영향을 받게 되며, 그로 인해 절연막의 두께를 감소시키는 것는 한계가 있는 것으로 보고되어 있다. 본 논문에서는 낮은 구동 전압에서 동작하고 안정된 on/pff 상태를 갖는 Al/TiO2-SiO2/Mo 형태의 안티퓨즈 소자를 제안하였다. 만들어진 antifuse cell은 0.6cm2 크기로 약 300개의 샘플을 제작하여 측정하였다. 비저항이 6-9 $\Omega$-cm인 P형의 실리콘 웨이퍼에 RF 마그네트론 스퍼터링(RF magnetron sputtering) 방법으로 하부전극인 Mo를 3000 증착하였다. SiO2는 안티퓨즈에서 완충막의 역할을 하며 구조적으로 antifuse cell을 완전히 감싸고 있는 형태로 제작되었다. 완충막 구조를 만들기 dln해 일반적인 포토리소그라피(Photo-lithography)작업을 거처 형성하였다. 형성된 hole의 크기는 5$mu extrm{m}$$\times$5$\mu\textrm{m}$ 이었다. 완충막이 형성된 기판위에 안티퓨즈 절연체인 SiO2를 PECVD 방식으로 100 증착하였다. 그 후 이중 절연막을 형성시키기 위해 LPCVD를 이용하여 TiO2를 150 증착시켰다. 상부 전극은 thermal evaporation 방식으로 Al을 250nm 증착하여Tejk. 하부전극으로 사용된 Mo 금속은 표면상태가 부드럽고 녹는점이 높은 매우 안정된 금속으로, 표면위에 제조된 SiO2의 특성을 매우 안정되게 유지시켰다. 제안된 안티푸즈는 이중절연막을 증착함으로서 전체적인 절연막의 두께를 증가시켜 바닥전극의 hillock의 영향을 적게 받아 안정성을 유지할 수 있도록 하였다. 또한, 두 절연막 사이의 계면 반응에 의해 SiO2 막을 약화시켜 절연막의 두께가 두꺼워졌음에도 기존의 SiO2 절연막의 절연 파괴 전압 및 누설 전류오 비교되는 특성을 가졌다. 이중막을 구성하고 있는 안티퓨즈의 ON-저항이 단일막과 비교해 비슷한 것을 볼 수 잇는데, 그 이유는 TiO2에 포함된 Ti가 필라멘트에 포함되어 있어 필라멘트의 저항을 감소시켰기 때문으로 사료된다. 결국 이중막을 구성시 ON-저항 증가에 의한 속도 저하 요인은 없다고 할 수 있다. 5V의 절연파괴 시간을 측정한느 TDDB 테스트 결과 1.1$\times$103 year로 기대수치인 수십 년보다 높아 제안된 안티퓨즈의 신뢰성을 확보 할 수 있었다. 제안된 안티퓨즈의 이중 절연막의 두께는 250 이고 프로그래밍 전압은 9.0V이고, 약 65$\Omega$의 on 저항을 얻을수 있었다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.13 no.7
• /
• pp.1393-1398
• /
• 2009

Conventionally, etching is first considered for microelectronics fabrication process and is specially important in process of a-Si:H thin film transistor for LCD. In this paper, we stabilize properties of device by development of wet and dry etching process. The a-Si:H TFTs of this paper is inverted staggered type. The gate electrode is lower part. The gate electrode is formed by patterning with length of 8 ${\mu}$m${\sim}$16 ${\mu}$m and width of 80${\sim}$200 ${\mu}$m after depositing with gate electrode (Cr) 1500 ${\AA}$under coming 7059 glass substrate. We have fabricated a-SiN:H, conductor, etch-stopper and photo resistor on gate electrode in sequence, respectively. The thickness of these thin films is formed with a-SiN:H (2000 ${\mu}$m), a-Si:H(2000 ${\mu}$m) and n+a-Si:H (500 ${\mu}$m), We have deposited n-a-Si:H, NPR(Negative Photo Resister) layer after forming pattern of Cr gate electrode by etch-stopper pattern. The NPR layer by inverting pattern of upper gate electrode is patterned and the n+a-Si:H layer is etched by the NPR pattern. The NPR layer is removed. After Cr layer is deposited and patterned, the source-drain electrode is formed. In the fabricated TFT, the most frequent problems are over and under etching in etching process. We were able to improve properties of device by strict criterion on wet, dry etching and cleaning process.