• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10b
• /
• pp.13-15
• /
• 2001

진화 하드웨어(Evolvable Hardware: EHW)는 환경에 적응하여 스스로 하드웨어 구성을 변경할 수 있는 하드웨어로서 최근에 많은 관심과 함께 연구가 이뤄지고 있다. 하지만, 하드웨어의 복잡도가 증가할수록 진화를 위해 탐색해야 하는 해공간의 크기가 기하급수적으로 증가하기 때문에 아직까지 복잡한 하드웨어에 대해서는 좋은 활용방안을 찾지 못하고 있다. 이 논문에서는 이런 복잡한 하드웨어를 모듈별로 나눠서 진화시키는 방법을 제시하여 좀더 효율적인 진화의 가능성을 보인다. 기존에 주로 사용되던 회로 진화 디자인과 이를 모듈별로 나눠서 진화하는 방식을 실험을 통해 비교하고, 효과적으로 진화시간을 단축할 수 있음을 보인다.

• Journal of the Korea Convergence Society
• /
• v.4 no.3
• /
• pp.21-26
• /
• 2013

Currently almost people use a personal computer for various purpose. But some people are not familiar to computer system. If they see only black screen on the monitor when they turn on the computer power, they can not recognize whether it is hardware or software faults. So, in this paper is aimed to develop the module of computer hardware fault detecter using ROM BIOS before OS booting. This module use PCI interface with mother board of computer. Before os booting, it can get the ROM BIOS memory by interrupt and show what hardware is fault according to the predefined memory content of BIOS.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.04a
• /
• pp.265-267
• /
• 2004

암호 시스템들은 복잡한 연산과정을 수행하므로 소프트웨어적으로 구현할 경우 수행속도가 저하되는 단점이 있다. 이를 고속으로 수행하기 위하여 암호 시스템을 하드웨어적으로 구현하는 연구가 활발히 수행되고 있는 것이 현재의 추세이다. 암호 시스템을 하드웨어 모듈로 개발하는 과정 중에는 설계한 모듈이 올바르게 동작하는 지의 여부를 검증하는 과정이 필수적으로 포함된다. 기존의 방법은 검증하고자 하는 암호 알고리즘의 종류에 따라 검증도구를 다시 개발해야 하는 번거로움으로 시간과 비용의 낭비가 초래되었다. 본 논문에서는 기존의 검증 방법을 보완하는 방법으로 PC 기반의 소프트웨어 통제 하에서 어떤 종류의 암호 하드웨어 모듈에 대해서도 호환성을 갖출 신뢰성 있는 검증 도구를 효과적으로 개발하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2013.11a
• /
• pp.1525-1527
• /
• 2013

본 논문에서는 저시력자의 개선된 독서 환경을 제공하는 시각보조기기를 위한 실시간 영상처리 SoC(System on Chip) 하드웨어 구조 설계에 대해서 기술한다. 기존의 시각보조기기는 화면 영상이 실제 움직임보다 늦게 출력되는 잔상 현상이 발생하며, 색 변환 기능도 제한적이다. 따라서 본 논문에서 제안하는 실시간 영상처리 SoC 하드웨어 구조는 데이터 연산을 최소화함으로써 잔상 현상이 감소되며, 저시력자를 위한 다양한 색상 모드를 지원한다. 제안하는 영상처리 SoC 하드웨어 구조는 Core-A 모듈, Memory Controller 모듈, AMBA AHB bus 모듈, ISP(Image Signal Processing) 모듈, TFT-LCD Controller 모듈, VGA Controller 모듈, CIS Controller 모듈, UART 모듈, Block Memory 모듈로 구성된다. 시각보조기기를 위한 실시간 영상처리 SoC 하드웨어 구조는 Virtex4 XC4VLX80 FPGA 디바이스를 이용하여 검증하였으며, TSMC 180nm 셀 라이브러리로 합성한 결과 동작주파수는 54MHz, 게이트 수 197k이다.

• Journal of KIISE:Software and Applications
• /
• v.31 no.10
• /
• pp.1364-1373
• /
• 2004

Recently Evolvable Hardware (EHW) is widely studied to design effective hardware circuits that can reconfigure themselves according to the environment. However, it is still difficult to apply for complicated circuits because the search space increases exponentially as the complexity of hardware increases. To remedy this problem, this paper proposes a method to evolve complex hardware with a modular approach. The comparative experiments of some digital circuits with the conventional evolutionary approach indicate that the proposed method yields from 50 times to 1,000 times faster evolution and more optimized hardware.

• Proceedings of the IEEK Conference
• /
• 2003.07b
• /
• pp.855-858
• /
• 2003

TCP/IP 를 포함하는 데이터 네트워킹 프로토콜을 구현함에 있어, 기존에는 소프트웨어 방식으로 구현되었던 모듈들을 하드웨어로 구현하는 프로젝트를 수행하면서, CPU 와 하드웨어 모듈과의 통신을 중계하는 모듈을 구현하였다. 본 논문에서는 TCP/IP 하드웨어와 CPU 와의 통신을 위한 Host Interface 의 기능에 대해 다루고 구현 방식을 Control flow와 Data flow의 입장에서 설명하였다. 우선, Host Interface 의 기능을 설명하고 Host Interface 의 입출력 신호를 정의하였다. Host Interface에서 이루어지는 CPU와 하드웨어 모듈간의 통신을 제어정보 흐름과 데이터정보 흐름으로 나누고 제어흐름을 위해서는 Command/Status Register 를 두었고, 데이터 흐름을 위해서는 CPU와 데이터 RAM 사이에 FIFO 를 두어 데이터의 흐름이 신속히 이루어지도록 하였다. 끝으로 Host Interface 와 주변 모듈들간의 통신에 대한 Testcases에 대해서도 다루었다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2003.05b
• /
• pp.267-270
• /
• 2003

암호 시스템들은 복잡한 연산과정을 수행하므로 소프트웨어적으로 구현할 경우 수행속도가 저하되는 단점이 있다. 이를 고속으로 수행하기 위하여 암호 시스템을 하드웨어적으로 구현하는 연구가 활발히 수행되고 있는 것이 현재의 추세이다. 암호 시스템의 하드웨어 모듈을 개발하는 과정 중에는 설계한 모듈이 올바르게 동작하는 지의 여부를 검증하는 과정이 필수적으로 포함된다. 이를 위하여 시뮬레이션을 이용한 방법, 테스트 보드를 직접 구현하는 방법 등과 같은 검증 방법들이 주로 사용되고 있다. 암호 하드웨어 모듈은 기존의 방법만을 최대 1024, 2048 비트 정도의 많은 비트를 동시에 검증을 수행하므로 시각적으로 판별하기 곤란한 문제가 발생한다. 본 논문에서는 기존의 검증 방법을 보완하는 방법으로 PC 기반의 소프트웨어 통제하에서 암호 하드웨어 모듈을 효과적으로 검증할 수 있는 검증 방법을 제시하고자 한다.

• Bulletin of the Korean Space Science Society
• /
• 2003.10a
• /
• pp.65-65
• /
• 2003

본 논문에서는 국제우주정거장의 데이터 인터페이스 구현 및 시험을 위하여 1553B와 FDDI 하드웨어를 이용한 시뮬레이터를 제작하였다. 데이터 인터페이스 시뮬레이터는 국제우주정거장과 탑재모듈에 대한 시뮬레이터와 탑재모듈의 제어부분, 상태를 확인하기 위한 모니터링 부분으로 구성되어진다. 국제우주정거장 시뮬레이터는 탑재모듈에 명령을 내리고 상태데이터를 받아 분석하며 탑재모듈에서 수집된 데이터를 수신하여 저장하는 기능을 갖는다. 탑재모듈은 국제우주정거장에서 오는 탑재 수집 데이터를 받아 분석/수행하고 탑재모듈에서 수집된 데이터를 시뮬레이션 하는 기능을 가지며, 모니터링 시스템은 데이터 통신간의 인터페이스 속도나 상태 등을 분석하고 전체적인 그래픽 인터페이스를 제공한다. 본 논문에서는 기존의 PC환경에서 직렬통신과 TCP/IP를 이용하여 시뮬레이션 한 것을, PCI 카드 타입의 1553B와 FDDI 데이터 인터페이스 하드웨어를 이용하여 구현하고 시험하였다. 시뮬레이터 시험 및 검증을 위해서 4가지 타입의 명령을 만들었으며, 국제우주정거장 모듈에서 명령을 내리면 탑재모듈에서 해당 명령을 수행하는 과정을 GUI 환경의 프로그램으로 모니터링 하여 검증하였다. 본 연구를 통하여 국제우주정거장과 탑재모듈 간의 요구사항 분석, 데이터 인터페이스 포맷 정의, 데이터 인터페이스 하드웨어 환경 구현 등의 성과가 있었으며, 추후 탑재모듈 특성이나 국제우주정거장의 구체적인 기능 추가에 의해 탑재모듈 개발을 위한 ETB로 활용할 수 있을 것으로 기대된다.

• Journal of Korea Multimedia Society
• /
• v.10 no.11
• /
• pp.1446-1459
• /
• 2007

This paper presents and analyzes a novel technique that makes it possible to improve the performance of low-end embedded systems through SoC(System-on-a-Chip) platform supporting dynamic cooperation between hardware and software modules. Traditional embedded systems with limited hardware resources have the poor capability of carrying out multi-tasking jobs including complex calculations. The proposed SoC platform, which provides dynamic cooperation between hardware and software modules, decomposes a single specific system into tasks for given system requirements. Additionally, we also propose a technique for efficient communication and synchronization between hardware and software tasks in cooperation with each other. Several experiments are conducted to illustrate the application and efficiency of the proposed SoC platform. They show that the proposed SoC platform outperforms the traditional embedded system, where only software tasks run, as the number of memory access is increased and the system become more complex.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.8 no.7
• /
• pp.1553-1557
• /
• 2004

A real-time processing system for embedded hardware genetic algorithm is suggested. In order to operate basic module of genetic algorithm in parallel, such as selection, crossover, mutation and evaluation, dual processors based architecture is implemented. The system consists of two Xscale processors and two FPGA with evolvable hardware, which enables to process genetic algorithm efficiently by distributing the computational load of hardware genetic algorithm to each processors equally. The hardware genetic algorithm runs on Linux OS and the resulted chromosome is executed on evolvable hardware in FPGA. Furthermore, the suggested architecture can be extended easily for a couple of connected processors in serial, making it accelerate to compute a real-time hardware genetic algorithm. To investigate the effect of proposed approach, performance comparisons is experimented for an typical computation of genetic algorithm.