• 제목/요약/키워드: 하드웨어/소프트웨어 동시설계

검색결과 72건 처리시간 0.026초

자동 시각 굴절력 곡률계 전자 부문에서의 효과적인 하드웨어 구성 방안 (An Effective Organization Method for Hardware in Automatic Refracto-Keratometer)

  • 유강민;성원;박종원
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2002년도 추계학술발표논문집 (상)
    • /
    • pp.523-526
    • /
    • 2002
  • 최근 시각 관련 측정기 개발에 대한 관심이 높아지고 있다. 현재 국내의 시각 관련 전문가들이 일반적으로 사용하는 자동 시각 굴절력-곡률계(AutoRefracto-Keratometer)는 대부분 일본 제품들을 포함하는 외국산들이다. 최근 국내에서도 일부 기업에서 시각 측정기 부문에서의 개발을 행하고 있으나 아직 외국 제품들에는 정확도, 성능 등에서 크게 미흡한 수준을 보이고 있다. 이에 좀 더 개선된 성능의 광학 부문, 소프트웨어 부문, 전자 하드웨어 부문 등이 요구되고 있다. 이에 본 연구에서는 하드웨어의 변경 없이 전자 부문 소프트웨어의 다양한 변경을 가할 수 있도록 해 주어 개발 기간을 크게 줄일 수 있고 고객 데이터베이스 구축 등의 응용 확장도 가능하도록 범용성을 갖춘 자동 시각 굴절력 곡률계의 전자 부문 하드웨어를 설계하였다. 본 전자 부문 하드웨어 시스템은 동시 개발 중인 광학 부문, 전자 부문 소프트웨어와 연동되어 외국 제품에 비교시 정확도와 성능면에서 향상된 결과를 낼 수 있게 하였을 뿐 아니라 향후 발전 가능성도 크게 향상시킬 수 있었다.

  • PDF

내장형 시스템 설계를 위한 FDS 분할 알고리즘 (A partitioning algorithm for embedded system design using FDS)

  • 오주영;박도순
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
    • /
    • pp.34-36
    • /
    • 2002
  • 통합설계를 위한 대부분의 분할 알고리즘들은 분할과 스케줄링은 독립적으로 실행하므로 스케줄 결과에 따른 재분할의 잠재적인 오버헤드가 있다. 분할 단계에서 스케줄링을 함께 고려하는 FDS론 응용하는 방법은 분할할 노드를 선택하면서 동시에 그 노드가 스케줄 되어야 하는 제어구간을 함께 결정한다. 본 논문에서는 기존의 FDS 응용에 의한 분할 알고리즘[7]을 확장하는데, 목적 시스템으로서 하드웨어의 경우 여러 가지 구현 방법을 지원하고 소프트웨어의 경우 여러 개의 프로세서를 수용함으로써 다양한 하드웨어 구현 모듈과 프로세서에 의해 구성되는 내장형 시스템 설계에 적용될 수 있도록 하였다. 이를 위해 각각의 하드웨어 구현들과 여러 가지 프로세서들에서의 분포 그래프를 생성하고, 상대적 스케줄 긴박도를 구할 때 각 노드에 대해 해당 분할 영역에서의 실행 시간과 구현 비용을 고려하며 분할 영역간에 발생하는 통신 지연 시간을 힘 값에 반영하였다. 상대적 스케줄 긴박도를 이용한 분할은 스케줄과 분할이 동시에 이루어 져서 기존의 분할 알고리즘[9]보다 낮은 시간 복잡도를 보인다.

  • PDF

하드웨어 소프트웨어 통합 설계에 의한 H.263 동영상 코덱 구현 (An Efficient Hardware-Software Co-Implementation of an H.263 Video Codec)

  • 장성규;김성득;이재헌;정의철;최건영;김종대;나종범
    • 한국통신학회논문지
    • /
    • 제25권4B호
    • /
    • pp.771-782
    • /
    • 2000
  • 이 논문에서는 하드웨어와 소프트웨어의 통합 설계에 의한 H.263 동영상 코덱을 구현한다. 동영상의 부호화와 복호화를 실시간으로 수행하기 위해 동작 속도 및 응용성을 동시에 고려하여 H.263 코덱의 각 부분 중 어느 부분이 하드웨어 또는 소프트웨어로 구현된는 것이 바람직한지 결정하였다. 하드웨어로 구현하는 부분은 움직임 추정부 및 보상부와 메모리 제어부이고, 나머지 부분은 RISC (reduced instruction set computer) 프로세서를 사용하여 소프트웨어로 처리한다. 이 논문에서는 하드웨어 및 소프트웨어 모듈의 효과적인 구현 방법을 소개한다. 특히 하드웨어로 구현되는 움직임 추정부를 위해서 주변 움직임 변위의 상관성 및 계층적 탐색을 이용한 다수의 움직임 후보를 가지고 알고리즘을 사용하였으며, 이 알고리즘에 기반한 소면적 구조를 제안한다. 소프트웨어로 처리되는 DCT (discrete cosine transform) 부분의 최적화를 위해서 움직임 추정부에서 얻어진 SAD (sum of absolute difference) 값에 근거하여 DCT 이후 양자화된 계수들의 통계적 특성을 분류하는 기법을 사용한다. 제안된 방법을 실제 RISC 프로세서와 gate array를 이용하여 구\ulcorner하고, 그 성능이 우수함을 확인하였다.

  • PDF

암호 하드웨어 모듈의 테스트를 위한 검증 도구 (A Verification Tool for Testing Cryptographic Hardware Modules)

  • 양인제;경동욱;김동규
    • 한국멀티미디어학회:학술대회논문집
    • /
    • 한국멀티미디어학회 2003년도 춘계학술발표대회논문집
    • /
    • pp.267-270
    • /
    • 2003
  • 암호 시스템들은 복잡한 연산과정을 수행하므로 소프트웨어적으로 구현할 경우 수행속도가 저하되는 단점이 있다. 이를 고속으로 수행하기 위하여 암호 시스템을 하드웨어적으로 구현하는 연구가 활발히 수행되고 있는 것이 현재의 추세이다. 암호 시스템의 하드웨어 모듈을 개발하는 과정 중에는 설계한 모듈이 올바르게 동작하는 지의 여부를 검증하는 과정이 필수적으로 포함된다. 이를 위하여 시뮬레이션을 이용한 방법, 테스트 보드를 직접 구현하는 방법 등과 같은 검증 방법들이 주로 사용되고 있다. 암호 하드웨어 모듈은 기존의 방법만을 최대 1024, 2048 비트 정도의 많은 비트를 동시에 검증을 수행하므로 시각적으로 판별하기 곤란한 문제가 발생한다. 본 논문에서는 기존의 검증 방법을 보완하는 방법으로 PC 기반의 소프트웨어 통제하에서 암호 하드웨어 모듈을 효과적으로 검증할 수 있는 검증 방법을 제시하고자 한다.

  • PDF

시스템 레벨 설계에서 리팩토링을 적용한 단계적 상세화 (A stepwise refinement method by applying Refactoring in system level design)

  • 김현종;공헌택;김치수
    • 한국산학기술학회논문지
    • /
    • 제12권6호
    • /
    • pp.2840-2850
    • /
    • 2011
  • 임베디드 시스템을 설계하기 위해서는 하드웨어 설계와 소프트웨어 설계를 동시에 진행하여 마지막으로 그들을 통합하여 시스템을 구축하는 하드웨어/소프트웨어 공동 설계라는 설계 방법을 사용한다. 본 연구에서는 기존의 임베디드 시스템 설계의 문제점을 분석하고 그 해결 방안으로 SpecC 기술을 이용한 시스템 레벨 설계 방법을 제안한다. 또한 시스템 레벨 설계의 단계적 상세화를 실현하기 위해 소프트웨어 공학의 리팩토링 기술을 적용하여 체계적이고, 구체적인 단계적 상세화 방법을 제시한다.

하드웨어와 소프트웨어의 역할 분담을 통해 칩 면적을 크게 줄인 Image Signal Processor의 설계 (Design of Image Signal Processor greatly reduced chip area by role sharing of hardware and software)

  • 박정환;박종식;이성수
    • 한국정보통신학회논문지
    • /
    • 제14권8호
    • /
    • pp.1737-1744
    • /
    • 2010
  • 이미지 센서에서 획득된 영상에는 화질 개선을 위해 다양한 이미지 처리 과정이 필요하다. 이러한 이미지를 처리해 주는 역할을 하는 것을 ISP(Image Signal Processor)라고 한다. 기존의 비전 카메라는 상용 ISP 칩을 사용하는 대신에 자체적으로 ISP 기능을 소프트웨어로 구현하여 PC등에서 수행하는 방식을 택해왔다. 그러나 이러한 방식은 ISP 기능을 수행하는데 많은 연산을 필요로 함에 따라 고성능 PC를 필요로 하는 문제가 있다. 본 논문에서는 하드웨어와 소프트웨어의 효율적인 분담을 통해 칩 면적을 크게 줄인 ISP를 제안한다. 연산을 빠르게 처리하기 위하여 연산이 많은 블록은 하드웨어로 설계하였고, 하드웨어의 면적을 고려하여 하드웨어와 소프트웨어를 동시에 이용하도록 설계하였다. 구현된 ISP는 VGA(640*480)급의 영상을 처리할 수 있으며 0.35um 공정에서 91450 게이트의 크기를 가진다.

관점지향 개발 방법론을 지원하기 위한 SysML의 확장 (A SysML extension to support Aspect Oriented Software Development)

  • 이재욱;김두환;홍장의
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2010년도 추계학술발표대회
    • /
    • pp.344-347
    • /
    • 2010
  • 관점지향 개발 방법론은 시스템의 중복된 요소를 최소화 하여 높은 수준의 모듈화를 달성하기 위한 기법으로 그 적용 범위를 넓히고 있다. 특히 최근에는 임베디드 시스템 개발에 관점지향 개발 방법론을 적용한 사례가 증가하고 있다. 많은 임베디드 시스템들이 SysML과 같은 설계 언어를 이용하여 하드웨어와 소프트웨어를 동시에 설계하고 통합하는 방식으로 개발되고 있다. 그러나 이러한 하드웨어와 소프트웨어를 고려한 설계 언어들은 구조적 개발 방법론이나 객체지향 개발 방법론에 초점을 두고 있기 때문에 관점지향 개발 방법론을 지원하기에 많은 한계가 있다. 따라서 본 연구에서는 임베디드 시스템 개발에 관점 지향 개발 방법론을 지원하기 위해 확장된 SysML을 제안한다.

종분화 기법을 이용한 진화 하드웨어의 다양성 향상 (Increasing Diversity of Evolvable Hardware with Speciation Technique)

  • 황금성;조성배
    • 한국정보과학회논문지:소프트웨어및응용
    • /
    • 제32권1호
    • /
    • pp.62-73
    • /
    • 2005
  • 진화 하드웨어(evolvable hardware)는 재구성 가능한 디지털 회로에 진화연산이 적용되어 실시간으로 환경에 적응함으로써 필요한 기능을 자동적으로 구현하는 기술이다. 이는 하드웨어 회로의 자동설계 가능성을 열어 주었지만, 아직 복잡한 회로를 얻기에는 한계가 있다. 본 논문에서는 진화 하드웨어의 적합도 공간을 분석하여, 다양한 개체가 동시에 진화되는 종분화 기법을 제안하고 그 효율성을 실험적으로 보인다. 또한 종분화 기법으로 얻은 다양한 회로를 분석하여 유용한 부가 기능이 창출될 수 있음을 보인다.

자동차용 엔진 설계에의 CAE 활용

  • 염대준
    • 소음진동
    • /
    • 제11권2호
    • /
    • pp.200-206
    • /
    • 2001
  • 자동차의 심장부라고 할 수 있는 엔진의 설계 개발에 있어서 CAE(computer aided engineering)의 활용이 개발비용 및 기간 단축과 설계 품질의 향상에 효과적이며, CAE가 제품개발의 조기에 수행될 수록 그 효과가 큰 것으로 받아 지고 있다. (1) 한편, 컴퓨터 하드웨어와 소프트웨어의 발전으로, 설계 시에 컴퓨터의 이용이 크게 증가되고 있다. 특히, 솔리드 모델(solid model)을 기본으로 하는 설계와 이를 이용한 동시 공학의 도입은 해석과 그 결과의 설계 반영이 용이한 환경을 주고 있다. 따라서, 완성차 업체에서는 보다 신뢰성 있는 해석을 신속히 수행하기 위한 해석 기술의 개발과 CAE 적용 분야의 확대를 위해 노력하고 있다.(중략)

  • PDF

시스템-온-칩의 하드웨어-소프트웨어 통합 시뮬레이션을 위한 다목적 설계 프레임워크 (A Multipurpose Design Framework for Hardware-Software Cosimulation of System-on-Chip)

  • 주영표;윤덕용;김성찬;하순회
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제35권9_10호
    • /
    • pp.485-496
    • /
    • 2008
  • SoC(System-on-Chip)를 설계함에 있어서 칩의 복잡도 증가로 인하여, RTL(Register Transfer Level)에 기반한 기존의 시스템 성능 분석 및 검증 기법만으로는 점차 짧아지는 '시장 적기 출하(time-to-market)' 요구에 효율적으로 대응할 수 없게 되었다. 이를 극복하기 위하여 설계 포기 단계부터 지속적으로 시스템을 검증하기 위한 새로운 설계 방법이 요구되었으며, TLM(Transaction Level Modeling) 추상화 수준을 가진 하드웨어-소프트웨어(HW-SW) 통합 시뮬레이션이 이러한 문제를 해결하기 위한 방법으로 널리 연구되고 있다. 그러나 대부분의 HW-SW 통합 시뮬레이터들은 다양한 추상화 수준 중 일부만을 지원하고 있으며, 서로 다른 추상화 수준을 지원하는 툴들 간의 연계도 쉽지 않다. 이를 극복하기 위하여 본 논문에서는 HW-SW 통합 시뮬레이션을 위한 다목적 선계 프레임워크를 제안한다. 제안하는 프레임워크는 소프트웨어 응용의 설계를 포함하는 체계적인 SoC 설계 플로우를 제공하며, 각 설계 단계에서 다양한 기법들을 유연하게 적용할 수 있는 동시에, 다양한 HW-SW 통합 시뮬레이터들을 지원한다. 또한 플랫폼을 추상화 수준과 모델링 언어에 독립적으로 설계할 수 있어, 다양한 수준의 시뮬레이션 모델 생성이 가능하다. 본 논문에서는 실험을 통하여, 제안하는 프레임워크가 ARM9 기반의 강용 SoC 플랫폼을 정확하게 모델링 할 수 있는 동시에, MJPEG 예제의 성능을 44%까지 향상시키는 성능 최적화를 수행할 수 있음을 검증하였다.