• 제목/요약/키워드: 플로우팅 게이트

검색결과 4건 처리시간 0.019초

박막트랜지스터를 이용한 메모리소자에 대한 연구 (The study on memory device using amorphous transistor)

  • 허창우
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2009년도 춘계학술대회
    • /
    • pp.693-696
    • /
    • 2009
  • 본 연구는 비정질실리콘 박막트랜지스터를 비휘발성 메모리소자로 제작함으로써 스위칭 소자로 사용되는 박막트랜지스터(TFT)의 응용범위를 확대시키고, 비정질 실리콘 사용에 따라 대면적화에 적합하고 아울러 값싼 기판을 사용할 수 있게 한 비정질 실리콘 비휘발성 메모리소자에 관한 것이다. 이와 같은 본 연구는 유리기판과 그 유리기판위에 증착시켜 패터닝한 게이트, 그 게이트를 덮어씌운 제1 절연층, 그 제1 절연층위에 증착시켜 패터닝한 플로우팅 게이트와 그 플로우팅 게이트를 덮어씌운 제2 절연층, 그 제2 절연층위에 비정질실리콘을 증착시킨 액티브층과 그 액티브층위에 n+ 비정질실리콘을 증착시켜 패터닝한 소오스/드레인층 그리고 소오스/드레인층 위에 증착시킨 소오스/드레인층 전극으로 비정질실리콘 박막트랜지스터 비휘발성 메모리소자를 구성한다.

  • PDF

비정질실리콘 박막트랜지스터 비휘발성 메모리소자 (The nonvolatile memory device of amorphous silicon transistor)

  • 허창우;박춘식
    • 한국정보통신학회논문지
    • /
    • 제13권6호
    • /
    • pp.1123-1127
    • /
    • 2009
  • 본 연구는 비정질실리콘 박막트랜지스터를 비휘발성 메모리소자로 제작함으로써 스위칭 소자로 사용되는 박막 트랜지스터(TFT)의 응용범위를 확대시키고, 비정질 실리콘 사용에 따라 대면적화에 적합하고 아울러 값싼 기판을 사용할 수 있게 한 비정질 실리콘 비휘발성 메모리소자에 관한 것이다. 이와 같은 본 연구는 유리기판과 그 유리기판위에 증착시켜 패터닝한 게이트, 그 게이트를 덮어씌운 제1 절연층, 그 제1 절연층위에 증착시켜 패터닝한 플로우팅 게이트와 그 플로우팅 게이트를 덮어씌운 제2 절연층, 그 제2 절연층위에 비정질실리콘을 증착시킨 액티브층과 그 액티브층위에 n+ 비정질실리콘을 증착시켜 패터닝한 소오스/드레인층 그리고 소오스/드레인층 위에 증착시킨 소오스/드레인층 전극으로 비정질실리콘 박막트랜지스터 비휘발성 메모리소자를 구성한다.

채널의 길이가 짧은 NMOS 트랜지스터의 Threshold 전압과 Punchthrough 전압의 감소에 관한 실험적연구 (An Experimental Study on the Threshold Voltage and Punchthrough Voltage Reduction in Short-Channel NMOS Transistors)

  • 이원식;임형규;김보우
    • 대한전자공학회논문지
    • /
    • 제20권2호
    • /
    • pp.1-6
    • /
    • 1983
  • MOS 트랜지스터의 채널이 짧아짐에 따라 threshold 전압과 punchthrough 전압이 감소하는 현상을 실리콘 게이트 NMOS 기술로 제작한 소자로써 실험적으로 관찰하였다. 또한 게이트 산화막의 두께를 50nm와 70nm로 감소시키고 보론(boron)을 임플랜트한 소자를 제작하여 게이트 산화막의 두께와 서브스트레이트의 불순물의 농도가 threshold 전압과 Punchthrough 전압의 감소에 미치는 영향을 측정하였다. 또 채널의 길이가 3㎛인 소자에 대하여 hot-electron의 방출을 플로우팅 게이트 패준 방법에 의하여 측정하였으며 그 결과 채널의 길이가 3㎛까지는 hot-electron의 방출은 문제가 되진 않음을 관찰하였다.

  • PDF

플로우팅 전극과 보조 게이트를 이용하여 스냅백을 없앤 애노드 단락 SOI LIGBT의 수치 해석 (Numerical Analyses on Snapback-Free Shorted-Anode SOI LIGBT by using a Floating Electrode and an Auxiliary Gate)

  • 오재근;김두영;한민구;최연익
    • 대한전기학회논문지:전기물성ㆍ응용부문C
    • /
    • 제49권2호
    • /
    • pp.73-77
    • /
    • 2000
  • A dual-gate SOI SA-LIGBT (shorted-anode lateral insulated gate bipolar transistor) which eliminates the snapback effectively is proposed and verified by numerical simulation. The elimination of the snapback in I-V characteristics is obtained by initiating the hole injection at low anode voltage by employing a dual gate and a floating electrode in the proposed device. For the proposed device, the snapback phenomenon is completely eliminate, while snapback of conventional SA-LIGBT occurs at anode voltage of 11 V. Also, the drive signals of two gates have same polarity by employing the floating electrode, thereby requiring no additional power supply.

  • PDF