• Journal of KIISE:Computing Practices and Letters
• /
• v.14 no.8
• /
• pp.758-762
• /
• 2008

Embedded systems usually utilize Flash Memories with very nice characteristics of non-volatility, low access time, low power and so on. For the multimedia database systems, R-tree is an indexing tree with nice characteristics for multimedia access. MR-tree, which is an upgraded version of R-tree, has shown better performance in searching, inserting and deleting operations than R-tree. Flash memory has sectors and blocks as a unit of read, write and delete operations. Especially, the delete is done on a unit of 512 byte blocks with very large operation time and it is also known that read and write operations on a unit of block matches caching nature of MT-tree. Our research optimizes MR-tree operations in a unit of Flash memory blocks. Such an adjusting leads in better indexing performance in database accesses. With MR-tree on a 512B block units we achieved fast search time of database indexing with low height of MR-tree as well as faster update time of database indexing with the best fit of flash memory blocks. Thus MR-tree with optimized operations shows good characteristics to be a database index schemes on any systems with flash memory.

• Journal of the Korea Society of Computer and Information
• /
• v.16 no.2
• /
• pp.1-8
• /
• 2011

NAND type Flash memory has performing much researches for a hard disk substitution due to its low power consumption, cheap prices and a large storage. Especially, the NAND type flash memory is using general buffer systems of a cache memory for improving overall system performance, but this has shown a tendency to emphasize in terms of data. So, our research is to design a high performance instruction NAND type flash memory structure by using a buffer system. The proposed buffer system in a NAND flash memory consists of two parts, i.e., a fully associative temporal buffer for branch instruction and a fully associative spatial buffer for spatial locality. The spatial buffer with a large fetching size turns out to be effective serial instructions, and the temporal buffer with a small fetching size can achieve effective branch instructions. According to the simulation results, we can reduce average miss ratios by around 77% and the average memory access time can achieve a similar performance compared with the 2-way, victim and fully associative buffer with two or four sizes.

• Journal of the Korea Society of Computer and Information
• /
• v.25 no.2
• /
• pp.21-29
• /
• 2020

The use of NAND flash memory is continuously increased with the demand of mobile data in the IT industry environment. However, the erase operations in flash memory require longer latency and higher power consumption, resulting in the limited lifetime for each cell. Therefore, frequent write/erase operations reduce the performance and the lifetime of the flash memory. In order to solve this problem, management techniques for improving the performance of flash based storage by reducing write and erase operations of flash memory with using disk buffers have been studied. In this paper, we propose a CPWL to minimized the number of write operations. It is a disk buffer management that separates read and write pages according to the characteristics of the buffer memory access patterns. This technique increases the lifespan of the flash memory and decreases an energy consumption by reducing the number of writes by arranging pages according to the characteristics of buffer memory access mode of requested pages.

• Journal of KIISE:Computing Practices and Letters
• /
• v.16 no.1
• /
• pp.17-22
• /
• 2010

As deployments of Flash memory are spreading out rapidly from tiny USB storages to large DB servers, interoperability become an indispensable requirement for Flash memory software architecture. For the purpose, many systems make use of the conventional FAT file system and FTL (Flash Translation Layer) software as a de facto standard. However, the tactless combination of the FAT file system and FTL does not satisfy diverse other requirements of a variety of systems. In this paper, we propose a novel reconfigurable integrated Flash memory software architecture, named INFLAWARE (INtegrated FLAsh softWARE) that supports not only interoperability but also reconfigurability and performance enhancement. Real implementation based experimental results have shown that INFLAWARE can achieve improvements of memory footprint up to 27% with an average of 19%, compared with the conventional FAT and FTL combination. Also, by using map_destroy technique, it can reduce response times of various applications up to 21% with an average of 10%.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06b
• /
• pp.298-303
• /
• 2007

비휘발성 메모리의 하나인 플래시 메모리는 저전력 및 저비용 등의 장점으로 인해 임베디드 시스템에 필수적인 요소로 사용되고 있다. 이러한 장점에 반해, DRAM과 같은 휘발성 반도체 메모리와 비교하여 데이터 쓰기는 느리고, 데이터 업데이트를 위한 블록 소거 (erase) 동작의 오버헤드라는 단점이 있다. 특히 블록 소거 동작은 횟수가 제한되어 있으며, 이는 플래시 메모리의 수명을 결정하는데 중요한 요소이다. 본 논문에서는 플래시 메모리 기반 파일시스템에서 DRAM과 같은 동적 메모리를 사용하여 블록 소거의 횟수를 줄이고 입출력 속도를 향상시키는 기법을 제안한다.

• Annual Conference of KIPS
• /
• 2010.04a
• /
• pp.68-71
• /
• 2010

임베디드 리눅스의 부팅은 일반적인 경우 Boot Loader, Kernel, Script 로 구성된 초기화 과정, Application Program 의 순서로 이루어진다. 이 경우 부팅 시간은 Power On 에서 최종 Application Program 이 동작을 시작하는 시점까지이다. 따라서 부팅 시간을 줄이는 방법은 부팅 과정의 중간 과정 중 불필요한 과정을 없애거나, 최적화하여 최종 단계에 빠르게 도착하게 만드는 것이다. 이러한 과정들에는 파일시스템 내의 데이터들을 메인 메모리로 복사하는 과정이 포함된다. 임베디드 시스템 내의 파일시스템은 주로 플래시 메모리에 저장되며, 플래시 메모리는 상대적으로 느린 속도로 동작된다. 따라서 부팅 시간은 상당히 많은 부분을 플래시 메모리에서 데이터를 복사하는데 사용된다. 결과적으로 부팅 시간을 줄이는 여러 방법들 중 flash-to-memory copy 의 시간을 줄이는 것은 효율 좋은 방법일 수 있다. 본 논문에서는 임베디드 시스템에 탑재되어 있는 플래시 메모리에서 메모리에 복사시 readahead 를 이용하여 복사시간을 효율화하는 방법을 제안한다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.49 no.4
• /
• pp.26-33
• /
• 2012

As the flash memory has increased the market share of data storage in imbedded system and occupied the most of area in a system, It has a profound impact on system reliability. Flash memory is divided NOR/NAND-type according to the cell array structure, and is classified as SLC(Single Level Cell)/MLC(Multi Level Cell) according to reference voltage. Although NAND-type flash memory is slower than NOR-type, but it has large capacity and low cost. Also, By the effect of demanding mobile market, MLC NAND-type is widely adopted for the purpose of the multimedia data storage. Accordingly, Importance of fault detection algorithm is increasing to ensure MLC NAND-type flash memory reliability. There are many researches about the testing algorithm used from traditional RAM to SLC flash memory and it detected a lot of errors. But the case of MLC flash memory, testing for fault detection, there was not much attempt. So, In this paper, Extend SLC NAND-type flash memory fault detection algorithm for testing MLC NAND-type flash memory and try to reduce these differences.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10a
• /
• pp.688-690
• /
• 2004

플래시 메모리는 롬(ROM)의 특성과 램(RAM)의 특성, 저전력 등의 이점을 바탕으로 임베디드 시스템의 저장 장치로 많이 사용되고 있다. 그러나 특성상 읽기와 쓰기 연산의 속도가 많이 다르고, 쓰기 연산을 한번 수행한 부분에 다시 쓰기 연산을 하기 위해서는 먼저 지우기 연산을 수행해야 하고, 지울 수 있는 회수도 제한되어 있는 단점을 가지고 있다. 따라서 본 논문에서는 이런 특성들을 고려하여 저장 장치로서 플래시 메모리를 사용할 때 운영교제에서 최적화할 수 있는 부분 중 가상 메모리 시스템의 페이지 프레임 회수 기법을 최적화하여 쓰기와 지우기 연산의 수를 줄일 수 있는 방법을 제시한다.

• Annual Conference of KIPS
• /
• 2008.11a
• /
• pp.1035-1038
• /
• 2008

가상 메모리의 스왑 저장 장치로서 플래시 메모리를 사용하는 경우, 시스템을 기동할 때 스왑 영역의 초기화를 위한 삭제 연산이 요구되어 기동 시간이 오래 걸리는 문제점이 있다. 본 논문에서는 스왑 영역의 플래시 메모리 내용을 모두 삭제하지 않고 일부만을 삭제함으로서 기동 시간을 줄일 수 있는 방법을 연구하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.06a
• /
• pp.154-156
• /
• 2006

플래시 메모리는 다양한 임베디드 시스템에서의 사용 빈도가 높으며, 특히 소형 정보기기의 보조기억장치로 빈번히 쓰이고 있으며, 이동형 정보기기의 경우 배터리를 사용하고 이동성이 중시되기 때문에 사용 중 전력 중단이나 외부의 충격, 환경에 많은 영향을 받게 된다. 플래시 메모리의 효율적인 오류관리를 위해서는 파일 시스템의 사용이 필요한데, 오류 발생시에 빠른 마운팅과 복구는 필수적인 요소가 된다. 본 논문에서는 기존의 JFFS(1)의 다른 NAND 플래시 파일 시스템에 적합한 구조를 설명하고, 실험을 통해 성능을 평가함으로써 NAND 플래시 메모리에 적용하기에 적합한 저널링 방범을 제안한다.