• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10a
• /
• pp.110-112
• /
• 1998

본 논문에서는 BSD운영체제에서 마감시간(dead line)의 개념을 도입하여 멀티미디어 프로세서의 우선순위를 관리하고 실시간 준비 큐를 관리하는 방법에 대하여 알아보았다. 마감시간이 가장 먼저 임박한 프로세서에 대해서 높은 우선순위를 할당하는 EDF (Earlist Desdline First)알고리즘을 바탕으로 구현을 하였다. BSD에서 실기간 프로세서의 준비 큐와 시분할 프로세서의 준비 큐 사이에는 프로세서의 이동이 없고 실시간 프로세서는 시분할 프로세서보다 우선적으로 선택되어지게 되어있는데 이로 인해 시분할 프로세서의 기아()현상이 발생할 수가 있다 이를 방지하기 위해 준비 큐 사이에서 프로세서를 이동하는 방법에 대해서도 알아보았다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.25 no.12B
• /
• pp.1967-1978
• /
• 2000

본 논문에서는 실행 시에 긴명령어를 구성하는 각 단위 명령어를 독립적으로 스케줄링할 수 있는 EIS 프로세서 구조를 제안하였다. 단위 명령어별 독립적인 수행을 위해서, EIS 프로세서 구조는 여러 개의 연산처리기와 스케줄러의 쌍으로 구성된다. EIS 프로세서 구조내의 모든 스케줄러는 독립적으로 자료종속성이나 자원충돌 여부를 검사하여 단위 명령어를 실행할지 혹은 다음 파이프라인 사이클동안 실행을 지연시킬지를 결정한다. 또한 EIS프로세서용 목적코드는 단위 명령어들간 동기화를 위해서 모든 단위 명령어에 종속성정보를 삽입하는 특징을 지닌다. 즉, EIS 프로세서 구조는 긴명령어내의 각 단위 명령어를 독립적으로 실행시킬 수 있으므로 기존의 VLIW 프로세서 구조나 SVLIW 프로세서 구조에서의 실행지연 시간을 제거할 수 있다. 시뮬레이션을 통해서도 EIS 프로세서 구조의 실행사이클이 VLIW 프로세서 구조나 SVLIW 프로세서 구조에서의 경우보다 더 빠름을 입증할 수 있었다. 특히 실수 명령어 분포가 높은 프로그램에서 EIS 프로세서에서의 실행사이클이 다른 프로세서 구조의 경우에 비하여 현저하게 줄어드는 것을 확인할 수 있었다.

• 전기의세계
• /
• v.37 no.1
• /
• pp.55-62
• /
• 1988

본 연구에서는 현재 IBM PC등에 사용되는 8088프로세서의 16비트버젼인 8086프로세서의 ICE를 설계 제작하였다. 8088프로세서와 8086프로세서는 그 내부 기능이 동일하기 때문에 어셈블러나 링커등의 소프트웨어 개발장비들을 IBM PC에서 지원받을 수 있으므로 IBM PC에 연결된 ICE는 전체적으로 하나의 MDS시스템을 구성할 수 있다. 제작된 ICE는 1) 테스트하려는 시스템의 메모리에 대한 읽기 및 쓰기, 2) 테스트프로그램의 실제 조건에서의 수행, 3) 디버깅 기능, 4) ICE의 메모리 영역을 테스트하려는 시스템에서 활용하도록하는 기능 등을 수행할 수 있도록 하였다. 또 8086프로세서는 싱글프로세서모드와 멀티프로세서모드의 두가지 동작 모드가 있는데 싱글프로세서모드에서 동작될 수 있도록 설계되었으며 ICE의 기능 수행을 위한 논리 회로의 구성과 이해에 주안점을 두었다.

• 전기의세계
• /
• v.46 no.9
• /
• pp.9-14
• /
• 1997

본 고에서는 기술 발전에 따른 마이크로프로세서 구조에 대하여 고찰함으로써 앞으로의 마이크로프로세서 발전 추세에 대하여 살펴보고자 한다. 2절에서는 마이크로 프로세서 구조의 연구 방향에 대하여 살펴보고, 3절에서는 이를 응용한 산업게의 마이크로프로세서 발전 추세에 대하여 고찰한다. 마지막으로 4절에서는 마이크로프로세서 구조 발전에 대하여 요약한다.

• Electronics and Telecommunications Trends
• /
• v.24 no.6
• /
• pp.86-93
• /
• 2009

프로세서는 더 이상 동작 주파수를 높이는 방법이 아닌 다수의 프로세서를 집적하는 멀티프로세서로 기술 발전이 이루어지고 있다. 최근 2, 4, 8개의 프로세서 코어를 넘어 64, 128개 이상의 프로세서를 집적한 대규모 데이터 처리 및 과학 연산용 고성능 프로세서들이 개발되고 있다. 본 문서는 이러한 병렬 프로세싱의 개념 및 병렬 프로세서의 기술을 정리하고 최근 동향과 함께 당면한 문제점들을 기술한다.

• Review of KIISC
• /
• v.12 no.3
• /
• pp.48-56
• /
• 2002

전자상거래의 트래픽이 엄청나게 증가하고 많은 사용자들이 안전한 온라인 거래를 요구함에 따라 고속 암호연산 프로세서의 필요성은 증대되고 있다. 고속 암호연산 프로세서란 복잡한 연산이 많은 암호방식의 연산 속도를 가속시키기 위한 보조프로세서이다. 본 고에서는 암호 사업분야 중 고속 암호연산 프로세서의 필요성을 알아보고 국내·외제품들을 분류한 뒤 프로세서들의 기능, 성능비교 및 안전성을 위주로 조사·분석하였다. 또한 고속 암호연산 프로세서의 전망 및 발전방향을 알아보고 프로세서가 사용되는 SSL가속기, IPSec가속기, HSM, 스마트카드 제품들의 성능을 위주로 소개하기로 한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10c
• /
• pp.334-336
• /
• 2002

본 논문에서는 스타그래프 다중처리시스템을 위한 새로운 프로세서 할당방범을 제안한다. 기존의 할당방법은 프로세서 단편화로 인해 작업을 처리할 서브스타를 형성하지 못하면 프로세서 할당이 지연되는 문제점이 있었다. 이러한 할당 지연은 작업의 대기시간을 증가시키고 시스템의 성능 향상을 제한한다. 본 논문에서 제안하는 할당방법은 프로세서 할당 지연이 발생하면 동적할당테이블을 사용하여 단편화된 프로세서의 주소론 재생성한다. 새로운 주소의 프로세서들로 가용 서브스타를 형성하여 할당함으로써 작업의 대기시간을 줄이고 프로세서 단편화를 최소화한다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2012.07a
• /
• pp.9-11
• /
• 2012

프로세서 설계 기술의 발달로 인해 그래픽 프로세서 또한 기술적으로 크게 발전하였다. 그래픽 프로세서는 단순한 그래픽 표현장치에서 대용량의 데이터를 병렬로 처리하는 고성능 장치로 변화하고 있다. 뿐만 아니라 그래픽 프로세서는 대용량의 데이터처리가 가능한 병렬 프로세서로 특화되어 있기 때문에 이를 활용하여 CPU의 작업을 보조하며 빠른 연산 수행을 가능하게 한다. 이로 인해, 최신의 고성능 시스템 설계에서 그래픽 프로세서는 매우 중요한 역할을 한다. 그래픽 프로세서를 활용하는 고성능의 시스템을 설계하기 위해서는 발열과 소비 전력을 고려해야 한다. 본 논문에서는 그래픽 프로세서의 온도를 제어하는 냉각팬의 세기를 조절하여 그에 따른 온도와 소비 전력을 분석한다. 실험 결과 냉각팬 세기가 낮은 경우 그래픽 프로세서의 온도는 $100^{\circ}C$까지 급격히 상승한다. 냉각팬 세기가 높은 경우 그래픽 프로세서의 온도는 천천히 증가하여 일정 온도에 수렴함을 알 수 있다. 또한, 그래픽 프로세서의 소비 전력은 작업량을 할당하지 않았을 때보다 최대작업량을 할당하였을 때 냉각팬 세기에 따른 소비전력 차이가 큼을 알 수 있다.

• Journal of Internet Computing and Services
• /
• v.21 no.5
• /
• pp.149-157
• /
• 2020

Recently, as interest in artificial intelligence has increased, many studies have been conducted to implement AI processors. However, the AI processor requires functional verification as well as performance verification on whether the AI processor is suitable for the application. In this paper, We propose an AI processor performance analyzer that can verify the application performance and explore the limitations of the processor. By Using the performance analyzer, we explore the limitations of the AI processor and optimize the AI model to fit an AI processor in image recognition and speech recognition applications.

• ETRI Journal
• /
• v.10 no.3
• /
• pp.92-100
• /
• 1988

다중프로세서의 캐쉬 메모리 구현에서 가장 중요한 부분은 데이터의 동일성을 유지하는 방법이다. 그러나 프로세서-메모리 연결 방법(interconnection network)과 프로세서의 수에 따라 동일성 유지는 다양한 형태로 구현된다. 또한 그것은 시스팀의 성능과 구현의 난이도에 중대한 영향을 주므로 시스팀의 여러 면을 고려하여 형태가 정해진다. 본 논문은 공유 버스를 갖는 밀결합 다중프로세서의 캐쉬메모리의 구현에 관한 것이다. 이미 여러 다중프로세서에서 캐쉬메모리가 개발된 예가 있지만 한국전자통신연구소에서 개발중인 행정전산망 주전산기에 사용될 캐쉬 메모리는 Illinosis 캐쉬 코히어런스 프로토콜과 copy-back 방법을 사용하는 특징을 갖는다. 캐쉬 메모리의 설계 목표를 공유 버스에 최대 20개의 MC68030를 연결할 수 있는 다중 프로세서에서 프로세서수가 증가함에 따라 버스 사용량이 급증하는 현상을 막고 각 프로세서의 메모리 요구를 고속으로 처리해 줌으로써 프로세서의 처리 능력을 최대한 살리는데 두었다.