• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10a
• /
• pp.232-234
• /
• 2003

자바가상기계는 힙 영역과 자바 스택 영역에 객체와 스택 프레임을 할당할 공간이 없을 때 가비지 콜렉션과 함께 이미 해제된 힙과 자바 스택 영역을 재사용 가능하도록 메모리 공간을 재구성하게 된다. 한편 메모리 단편화로 인해 객체 또는 스택 프레임을 더 이상 할당하지 못하는 경우 자바가상기계는 컴펙션을 수행하여 메모리 단편화를 제거하면서 메모리를 재구성한다. 하지만 자바가상기계에서 메모리 재구성은 가비지 콜렉션및 컴펙션과 함께 길고 예측할 수 없는 지연시간에 의해 내장형 자바가상기계의 성능을 저하시키는 단점을 가진다. 본 논문은 소규모 내장형 자바가상기계의 성능을 개선하기 위한 방안으로, 가변 크기를 가지는 객체와 스택 프레임을 고정 크기로 변환하여 메모리를 할당하는 고정 크기 메모리 할당에 대해 기술하고 있다. 고정 크기 메모리 할당은 메모리 전체 사용율은 떨어지지만 외부 단편화가 발생하지 않기 때문에 회수된 메모리 공간을 재구성하지 않고도 힙 영역과 자바 스택 영역에 객체와 스택 프레임을 할당 가능하다. 본 논문에서 기술한 고정 크기 메모리 할당 방식으로 객체와 스택 프레임을 할당하게 되면 가변 크기 메모리 할당 보다 약 10% ~ 30% 효율향상을 보였다.

• Proceedings of the IEEK Conference
• /
• 2001.09a
• /
• pp.47-50
• /
• 2001

본 논문에서는 프레임 메모리를 줄이는 간이형 비디오 디코더의 다섯가지 알고리즘을 연구하여 성능을 비교한다. fixed-length ADPCM 기법을 적용하여 메모리를 줄이는 알고리즘과 수평 방향으로 decimation 하는 방법, 그리고 DCT 계수를 filtering 하는 방법을 구현하고 이보다 더 압축률을 높여서 수평 방향으로 decimation 하거나 DCT 계수를 filtering 하는 방법에 ADPCM 기법을 결합한다. 이렇게 함으로써 원래의 비디오 디코더 프레임 메모리의 25% 까지 메모리를 줄일 수가 있다. 메모리 크기를 줄이는 이점 이외에, 하나의 비디오 디코더 구조가 몇가지 압축 모드를 구성하므로 원하는 복잡도와 메모리 크기에 따라 응용이 자유롭다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2010.07a
• /
• pp.432-434
• /
• 2010

움직임 추정(ME)은 동영상 압축에서 영상 화질과 인코더 속도에 대하여 중요한 역할을 하지만, 많은 수의 메모리 접근과 연산량이 발생한다. 기존의 움직임 추정 방법은 현재 프레임의 블록을 참조 프레임의 검색범위 내의 블록과 매칭하여 움직임 차이를 계산하여 움직인 위치를 추정하게 된다. H.264와 같은 최근의 압축 표준에서는 1/4화소 단위까지 움직임 예측을함으로써 영상 데이터 압축의 효율을 높일 수 있으나, 많은 양의 메모리 접근과 연산의 복잡도가 크게 증가하게 된다. 본 논문에서는 메모리 접근 횟수를 감소시키기 위하여 SAR(Search Area Reuse)알고리즘을 사용하여, 참조 프레임의 블록을 현재 프레임의 블록과 매칭하여 움직임 예측하는 방법을 제안한다. 본 논문에서 제안하고 있는 아키텍쳐는 현재프레임의 검색범위 내에 있는 데이타를 재사용함으로서 메모리 액세스를 줄일 수 있으며, 참조프레임의 한 블록당 1/4화소 단위까지의 연산을 한 번만 하게 되므로 메모리 접근 횟수 감소와 함께 연산의 복잡도도 줄일 수 있다.

• Proceedings of the IEEK Conference
• /
• 2000.09a
• /
• pp.893-896
• /
• 2000

본 논문은 완전한 규격의 비디오 디코더를 구현하는 것이 아니라 하드웨어의 메모리를 절반으로 줄인 비디오 디코더에 관한 것이다. 우선 프레임 메모리를 수평 방향으로 1/2 만큼 축소시키는 방법을 제시하고, 다음으로 이렇게 축소되어 저장된 프레임 메모리를 움직임 보상을 하기 위해 다시 Interpolation하는 방법을 제시한다. 이 때 여러 방법의 모의 실험을 통해 추출된 영상의 특징들을 이용하여 메모리를 줄였을 때 나타나는 화질의 열화와 에러의 누적을 최소화하는 적응적인 알고리즘을 제시하고, 컴퓨터 모의 실험을 통해 기존에 사용하던 방법과 비교하여 제안된 알고리즘의 성능을 검증하고 결론을 맺는다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10a
• /
• pp.688-690
• /
• 2004

플래시 메모리는 롬(ROM)의 특성과 램(RAM)의 특성, 저전력 등의 이점을 바탕으로 임베디드 시스템의 저장 장치로 많이 사용되고 있다. 그러나 특성상 읽기와 쓰기 연산의 속도가 많이 다르고, 쓰기 연산을 한번 수행한 부분에 다시 쓰기 연산을 하기 위해서는 먼저 지우기 연산을 수행해야 하고, 지울 수 있는 회수도 제한되어 있는 단점을 가지고 있다. 따라서 본 논문에서는 이런 특성들을 고려하여 저장 장치로서 플래시 메모리를 사용할 때 운영교제에서 최적화할 수 있는 부분 중 가상 메모리 시스템의 페이지 프레임 회수 기법을 최적화하여 쓰기와 지우기 연산의 수를 줄일 수 있는 방법을 제시한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10a
• /
• pp.738-740
• /
• 1998

플래곤-랜더링을 위한 영상합성 구조는 지역 프레임버퍼와 메모리 비용이 큰 문제점을 가진다. 이를 개선하기 위해서 화면-분할 방법과 가상 지역 프레임버퍼 방법이 도입되었으나 이 방법들 역시 상당한 메모리 비용이 요구된다. 본 논문에서는 지역 프레임버퍼 메모리 비용 측면에서 효율적이고, 영상 합성에 필요한 하드웨어를 제거하며, 동시에 영상 합성 시간을 숨길 수 있는 랜더링 시스템과 이에 필요한 병렬 래스터라이져를 설계한다.

• Journal of Korea Society of Industrial Information Systems
• /
• v.21 no.3
• /
• pp.13-19
• /
• 2016

Spark, an in-memory big-data processing framework is popular to use for real-time processing workload. Spark can store all intermediate data in the cluster memory so that Spark can minimize I/O access. However, when the resident memory of workload is larger that the physical memory amount of the cluster, the total performance can drop dramatically. In this paper, we analyse the factors of bottleneck on PageRank Application that needs many memory through experiment, and cluster the Spark with Tachyon File System for using memory to solve the factor of bottleneck and then we improve the performance about 18%.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.04a
• /
• pp.940-942
• /
• 2004

자바가상기계의 메모리 할당에서 서로 다른 크기의 메모리 할당과 해제는 힙 영역과 자바 스택 영역에 심각한 외부 단편화를 발생시킨다. 자바가상기계에서 외부 단편화는 가비지 콜렉션의 발생을 증가시키고 메모리를 할당하기 위한 메모리 접근이 증가되는 고비용의 동작이 발생하므로 소규모 메모리에서 동작하는 임베디드 자바가상기계에서 성능저하가 발생하게 된다. 본 논문에서는 임베디드 자바가상기계에서 외부 단편화를 최소화하고 메모리를 효율적으로 관리하기 위한 한 가지 방안으로 고정크기 메모리 할당 방법에 대한 연구이다. 고정크기 메모리 할당 기법은 자바가상기계의 힙 영역에 가장 큰 객체의 크기를 기준으로 할당하고 자바 스택 영역에 가장 큰 스택 프레임을 기준으로 할당하도록 하여, 힙 영역과 자바 스택 영역에 외부 단편화를 최소화하도록 하는 메모리 할당 정책이다. 고정 크기 메모리 할당은 내부 단편화에 따른 메모리 낭비가 발생될 수 있지만, 외부 단편화는 최소화되기 때문에 가비지 콜렉션 발생 횟수를 감소시킬 수 있으며, 회수된 메모리 공간을 재구성하는 고비용을 제거 할 수 있다. 또한 할당 해제된 영역들은 Free-List로 연결되어 메모리 할당을 위한 메모리 접근을 최소화시키는 장점을 가진다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.32 no.9
• /
• pp.457-464
• /
• 2005

In this paper a 3D memory system that allows 17 access types at an arbitrary position is introduced. The proposed memory system is based on two main functions: memory module assignment function and address assignment function. Based on them, the memory system supports 17 access types: 13 Lines, 3 Rectangles, and 1 Hexahedron. That is, the memory system allows simultaneous access to multiple data in any access types at an arbitrary position with a constant interval. In order to allow 17 access types the memory system consists of memory module selection circuitry, data routing circuitry for READ/WRITE, and address calculation/routing circuitry In the point of view of a developer and a programmer, the memory system proposed in this paper supports easy hardware extension according to the applications and both of them to deal with it as a logical three-dimensional away In addition, multiple data in various across types can be simultaneously accessed with a constant interval. Therefore, the memory system is suitable for building systems related to ,3D applications (e.g. volume rendering and volume clipping) and a frame buffer for multi-resolution.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.24 no.6B
• /
• pp.1183-1190
• /
• 1999

This paper presents an efficient hardware architecture to improve the frame memory interface occupying the largest hardware area together with motion estimator in implementing MPEG-2 video encoder as an ASIC chip. In this architecture, the memory size for internal data buffering and hardware area for frame memory interface control logic are reduced through the efficient memory map organization of the external SDRAM having dual bank and memory access timing optimization between the video encoder and external SDRAM. In this design, 0.5 m, CMOS, TLM (Triple Layer Metal) standard cells are used as design libraries and VHDL simulator and logic synthesis tools are used for hardware design add verification. The hardware emulator modeled by C-language is exploited for various test vector generation and functional verification. The architecture of the improved frame memory interface occupies about 58% less hardware area than the existing architecture[2-3], and it results in the total hardware area reduction up to 24.3%. Thus, the (act that the frame memory interface influences on the whole area of the video encoder severely is presented as a result.