• Title/Summary/Keyword: 패스 테스팅

Search Result 4, Processing Time 0.021 seconds

PSU(Path Select Unit) Design for Multiple Board System Testing (멀티 보드 테스트를 위한 PSU(Path Select Unit) 설계)

  • Jung, Woo-Cheul;Song, Oh-Young
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2002.04b
    • /
    • pp.1611-1614
    • /
    • 2002
  • 하나의 보드에 대한 소자들의 테스팅을 위해서 IEEE 1149.1이 제안되었고 완전한 테스팅을 지원한다. 하지만 여러 보드에 대해서는 불가능하여 IEEE 1149.1을 확장한 시스템 레벨의 테스팅 방법이 제안되었다. 기존의 IEEE 1149.1을 확장한 방법은 보드 레벨의 테스팅과 시스템 레벨의 테스팅이 하나의 데이터 패스에 의해서 테스트 시간이 길고 비효율적이다. 본 논문에서는 보드 레벨 테스팅과 시스템 레벨 테스팅을 구분하여 불필요한 테스트 데이터 이동을 줄여 테스트 시간을 줄이고 효율적인 방법을 제시한다. 그리고 이를 지원하기 위한 Path Select Unit을 설계한다. 구현된 PSU는 작은 게이트 사이즈로 적은 테스트 비용으로도 효율적으로 시스템 레벨 테스팅이 가능해진다.

  • PDF

A Priority based Non-Scan DFT Method for Register-Transfer Level Dapapaths (RTL수준의 데이터패스 모듈을 위한 상위 수준 테스트 합성 기법)

  • Kim, Sung-Il;Kim, Seok-Yun;Chang, Hoon
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2000.10c
    • /
    • pp.30-32
    • /
    • 2000
  • 본 논문에서는 RTL 회로의 데이터패스에 대한 테스트 용이도 분석방식과 테스트 용이화 설계방식을 제안한다. 데이터패스에 대한 테스트 용이도 분석은 콘트롤러에 대한 정보없이 RTL 회로의 데이터패스만으로 수행한다. 본 논문에서 제안한 테스팅을 고려한 설계방식은 내장된 자체 테스트(BIST)나 주사(scan)방식이 아니며, 주사 방식을 적용했을 때에 비해 본 논문에서 제안한 테스트 용이화 설계방식을 적용했을 때에 보다 적은 면적 증가율(area overhead)을 보인다는 것을 실험을 통해 확인하였다. 또한, 회로 합성 후 ATPG를 통해 적은 면적 증가만으로 높은 고장 검출율(fault coverage)을 얻을 수 있음을 보인다.

  • PDF

Implementation of Built-In Self Test Using IEEE 1149.1 (IEEE 1149.1을 이용한 내장된 자체 테스트 기법의 구현)

  • Park, Jae-Heung;Chang, Hoon;Song, Oh-Young
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.25 no.12A
    • /
    • pp.1912-1923
    • /
    • 2000
  • 본 논문에서는 내장된 자체 테스트(BIST: Built-In Self Test) 기법의 구현에 관해 기술한다. 내장된 자체 테스트 기법이 적용된 칩은 영상 처리 및 3차원 그래픽스용 부동 소수점 DSP 코어인 FLOVA이다. 내장된 로직 자체 테스트 기법은 FLOVA의 부동 소수점 연산 데이터 패스에 적용하였으며, 내장된 메모리 자체 테스트 기법은 FLOVA에 내장된 데이터 메모리와 프로그램 메모리에 적용하였다. 그리고, 기판 수준의 테스팅을 지원하기 위한 표준안인 경계 주사 기법(IEEE 1149.1)을 구현하였다. 특히, 내장된 자체 테스트 로직을 제어할 수 있도록 경계주사 기법을 확장하여 적용하였다.

  • PDF

a improved neighborhood selection of simulated annealing technique for test data generation (테스트 데이터 생성을 위한 개선된 이웃 선택 방법을 이용한 담금질 기법 기술)

  • Choi, Hyun Jae;Lee, Seon Yeol;Chae, Heung Seok
    • Journal of Software Engineering Society
    • /
    • v.24 no.2
    • /
    • pp.35-45
    • /
    • 2011
  • Simulated annealing has been studied a long times. And it is one of the effective techniques for test data generation. But basic SA methods showed bad performance because of neighborhood selection strategies in the case of large input domain. To overcome this limitation, we propose new neighborhood selection approach, Branch Distance. We performs case studies based on the proposed approach to evaluate it's performance and to compare it whit basic SA and Random test generation. The results of the case studies appear that proposed approach show better performance than the other approach.

  • PDF