• Title/Summary/Keyword: 파이프라인 부설

Search Result 5, Processing Time 0.025 seconds

Development of Enterprise-Level Data Pipeline Monitoring System (엔터프라이즈 레벨의 데이터 파이프라인 모니터링 시스템 개발)

  • So-Young Chae;Ji-Su Park;Hye-Mi Kim
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2023.11a
    • /
    • pp.331-334
    • /
    • 2023
  • 데이터 처리 과정에서 데이터 손실 및 장애 상황을 감지하고 예방하기 위한 모니터링 시스템의 필요성이 증가하고 있다. 복잡한 데이터 파이프라인에서 각 단계를 실시간으로 관찰하고 문제 상황에 신속하게 대응하기 위해서는 종합적인 모니터링 시스템을 구축하는 것이 중요하다. 본 논문에서는 엔터프라이즈 레벨의 파이프라인 모니터링 시스템을 개발하여 데이터 파이프라인의 안정성을 향상하고 데이터의 신뢰성을 높이고자 하였다. 모니터링을 데이터, 애플리케이션, 운영, 그리고 외부서비스 및 인프라 관점으로 분류 및 설계하고 각 관점에 따라 어떤 방식으로 활용되었는지 소개한다. 본 논문에서 개발한 모니터링 시스템을 통해 비즈니스 및 연구 분야의 데이터 처리 작업을 보다 효과적으로 관리하고, 문제 상황을 조기에 탐지하여 안정성을 향상시킬 수 있을 것으로 기대된다.

Evaluation of Optimal Dredging Section Area for Burying Submarine Cable across the Coastal Waterways (연안항로내 해저케이블 매설을 위한 적정 굴착단면의 산정)

  • Kim, Hui-Jae;Lee, Dong-Hyeon;Lee, Jung-U
    • Proceedings of the Korean Institute of Navigation and Port Research Conference
    • /
    • 2013.10a
    • /
    • pp.151-153
    • /
    • 2013
  • 최근 해양에너지플랜트 및 도서지역을 연결시키기 위한 해저 파이프라인 및 통신, 전력 케이블 매설공사가 빈번하게 이루어지고 있다. 특히, 연안항로를 가로지르는 해저케이블 매설공사에는 준설장비를 동원하여 해저부를 굴착하고 케이블을 부설한 후 상단을 덮어 보호하는 일련의 작업과정이 행해지며 이 과정에서 해저저질의 상태, 준설심도, 조류 또는 연안류의 흐름강도, 수심, 통항선박 등 다양한 조건에 따라 단면의 굴착심도 및 폭이 결정되며, 작업의 순서 또는 방법에 따라 여굴의 정도도 변하게 된다. 본 연구에서는 우리나라 서해안 실제해역에서 연안 도서를 연결하는 전력, 통신망의 개통을 위한 해저케이블 부설과 관련한 굴착단면의 실태를 실제 현장여건과 관련해서 적정단면과 준설물량의 산정을 다루어 해저환경변화에 대처하기 위한 기초자료를 제공하고자 하였다. 이를 위하여 대상해역에서 주요설계 지침에 따른 해저부 굴착단면의 평가와 적정단면을 검토하였으며, 이 단면에 따른 준설 적정물량을 산정하여 작업공정에 활용할 수 있도록 하였다.

  • PDF

Numerical and Experimental studies on pipeline laying for Deep Ocean Water (해양심층수 취수관 부설을 위한 수치해석적 및 실험적 연구)

  • JUNG DONG-HO;KIM HYOUN-JOO;KIM JIN-HA;PARK HAN-IL
    • Proceedings of the Korea Committee for Ocean Resources and Engineering Conference
    • /
    • 2004.11a
    • /
    • pp.29-34
    • /
    • 2004
  • Numerical and experimental studies on pipeline laying for intake Deep Ocean Water are carried out. In the numerical study, an implicit finite difference algorithm is employed for three-dimensional pipe equations. Fluid non-linearity and bending stiffness are considered and solved by Newton-Raphson iteration. Seabed is modeled as elastic foundation with linear spring and damper. Top tension and general configuration of pipeline at a depth are predicted. It is found that control for tension to prevent being large curvature of pipeline is needed on th steep seabed and, it should be considered 23.5 ton of tension at a top of pipe on the process of pipeline laying at 400m of water depth The largest top tension of pipe on condition of the beam sea during pipe laying is shown from the experiment. The results of this study can be contributed to the design of pipeline laying for upwelling deep ocean water.

  • PDF

Implement Business Knowledge Formalization and Succession Structure by Applying Learning Pathfinding Algorithm Based on Data from The Backbone System (기간계 시스템 데이터 기반 학습형 경로탐색 알고리즘 적용을 통한 업무 지식 형식화 및 승계구조 구현)

  • Sung-il, Park;Ik-Soo Choi
    • Proceedings of the Korean Society of Computer Information Conference
    • /
    • 2023.07a
    • /
    • pp.557-560
    • /
    • 2023
  • 중소기업 현장에서 운용되고 있는 재고, 제품 관리 시스템을 기반으로, 숙련공의 경험적 지식(암묵지)를 형식지화 할 수 있는 방법을 제시하기 위해 기존 자료를 기반으로 하는 데이터 수집 및 가공 설계 파이프라인을 제시. 또한 해당 데이터를 기반으로 GA, AI기술 적용을 도모하여 기존의 업무지원시스템(Warehouse Management System, WMS / Manufacturing Execution System, MES)에서 제시할 수 없었던 "업무 지식의 자동화된 승계"의 기초를 마련하는 방법을 제시하고자 한다.

  • PDF

Optimized DES Core Implementation for Commercial FPGA Cluster System (상용 FPGA 클러스터 시스템 기반의 최적화된 DES 코어 설계)

  • Jung, Eun-Gu;Park, Il-Hwan
    • Journal of the Korea Institute of Information Security & Cryptology
    • /
    • v.21 no.2
    • /
    • pp.131-138
    • /
    • 2011
  • The previous FPGA cluster systems for a brute force search of DES keyspace have showed cost efficient performance, but the research on optimized implementation of the DES algorithm on a single FPGA has been insufficient. In this paper, the optimized DES implementation for a single FPGA of the commercial FPGA cluster system with 77 Xilinx Virtex5-LX50 FPGAs is proposed. Design space exploration using the number of pipeline stages in a DES core, the number of DES cores and the maximum clock frequency of a DES core is performed which leads to integrating 16 DES cores running at 333MHz. Also low power design is applied to reduce the loss of performance caused by limitation of power supply on each FPGA which results in fitting 8 DES cores running at 333MHz. When the proposed DES implementations would be used in the FPGA cluster system, it is estimated that the DES key would be found at most 2.03 days and 4.06 days respectively.