• 융합보안논문지
• /
• 제22권1호
• /
• pp.3-9
• /
• 2022

개발 프로젝트의 소프트웨어 개발에 있어서 통합 개발환경의 역할은 매우 중요하다. 다수의 개발자가 각기 다른 모듈을 개발하면 컴파일과 디버깅, 그리고 통합과 테스트, 배포 등의 과정을 거치면서 제품이 완성된다. 하지만, 개발 과정에서의 버그나 각종 이슈 등은 소프트웨어 제품의 품질저하 및 요구사항 불만족 등의 문제를 발생시키게 되었고, 해당 문제를 회피하고 품질 향상을 위해 자동화 테스트의 필요성이 증가되었다. 본 연구에서는 통합 개발환경에서의 테스트 자동화를 통해 개발 프로세스 전 과정에서의 품질향상을 위한 4가지 관점의 테스트 자동화 모듈을 제안한다. 각 자동화 모듈은 데브옵스(DEVOPS) 방법으로 구현된 통합빌드프레임워크의 툴 체인 형태로 연결되어 구동된다.

• 지능정보연구
• /
• 제24권3호
• /
• pp.67-88
• /
• 2018

최근까지도 중소기업의 지속성장 및 경쟁력 확보에 대한 중요함을 인식함에 따라, 정부 차원에서의 유형 자원(R&D 인력, 자금 등)에 대한 지원이 주로 투입되어 왔다. 그러나 사업지원의 적절성이나 효과성, 효율성 면에서 서로 상충되는 정책부분이 존재하여 과소 지원이나 중복 지원 등 지원체계의 비효율성 문제가 제기되어온 것도 사실이다. 정부나 기업 관점에서는 중소기업의 한정된 자원으로 인해, 외부와의 협력을 통한 기술개발 및 역량강화가 기업의 경쟁우위를 창출하는 근간이라 보고 있으며, 이를 위한 가치창출 활동을 강조하고 있다. 기업 레벨에서의 지식생태계 구축을 통해 일련의 가치사슬로부터 기업거래 관계를 분석하고 결과를 가시화할 수 있는 밸류체인 네트워크 분석이 필요한 것도 이 때문이다. 특허/제품/기업명 검색을 통해 관련 제품의 정보나 특허 보유 기업의 기술(제품) 현황 정보를 제공하는 기술기회발굴시스템(Technology Opportunity Discovery system), 기업(재무)정보와 신용정보을 열람하게 해주는 CRETOP이나 KISLINE 등은 존재하고 있으나 밸류체인 네트워크 분석기반으로 유사(경쟁)기업의 리스트나 향후 거래 가능한 잠재 거래처 정보를 제공해주는 시스템은 부재한 실정이다. 따라서, 본 고에서는 KISTI에서 개발 운영중인 기업 비즈니스 전략수립 지원 파트너인 '밸류체인 네트워크 시스템(Value Chain Network System : VCNS)'을 중심으로, 탑재된 네트워크 기반 분석모듈의 유형, 이를 지원하는 참조정보 및 데이터베이스(D/B)의 구성 로직과 시스템 활용방안을 고찰하며, 산업구조를 이해하고 기업의 신제품 개발을 위한 핵심정보가 되고 있는 지능형 밸류체인 분석 시스템의 네트워크 가시화 기능을 살펴보기로 한다. 한 기업이 다른 기업 대비 경쟁우위를 확보하기 위해서는 보유 특허 또는 현재 생산하고 있는 제품에 대한 경쟁자 식별이 필요하며, 세부 업종별 유사(경쟁)기업을 탐색하는 일은 대상기업의 사업화 경쟁력 확보에 핵심이 된다. 또한 기업간 비즈니스 활동인 거래정보는 유사 분야로 진출할 경우 잠재 거래처 정보를 제공하는 중요한 역할을 수행한다. 이러한 기업간 판매정보를 기반으로 구축된 네트워크 맵을 활용하여 기업 또는 업종 수준의 경쟁자를 식별하는 일은 밸류체인 분석의 핵심모듈로 탑재될 수 있다. 밸류체인 네트워크 시스템(VCNS)은 단순 수집된 종래의 기업정보에 밸류체인(value chain) 및 산업구조 분석개념을 접목하여 개별 기업의 시장경쟁 상황은 물론 특정 산업의 가치사슬 관계를 파악할 수 있다. 특히 업종구조 파악, 경쟁사 동향 파악, 경쟁사 분석, 판매처 및 구매처 발굴, 품목별 산업동향, 유망 품목 발굴, 신규 진입기업 발굴, VC별 핵심기업 및 품목 도출, 해당 기업별 보유 특허 파악 등 기업 레벨에서의 유용한 정보분석 툴로 활용 가능하다. 또한, 거래처 정보 및 재무데이터로부터 분석된 결과의 객관성 및 신뢰성을 기반으로, 현재 국내에서 이용 중인 15,000여개 회원기업과 연구개발서비스업 종사자, 출연(연) 및 공공기관 등에서 사업평가 정보지원, R&D 의사결정 지원 및 중 단기 수요예측 전망 등 다양한 목적(용도)에 밸류체인 네트워크 시스템을 활용할 수 있을 것으로 기대된다. 기업의 사업경쟁력 강화를 위해 정부기관 및 민간 연구개발서비스 기업을 중심으로 기술(특허) 및 시장정보가 제공되어 왔으며, 이는 특허분석(등급, 계량분석 위주) 또는 시장분석(시장보고서 기반 시장규모 및 수요예측 위주)의 형태로 지원되어 왔다. 그러나 기업이 사업화진출 단계에서 겪게 되는 애로요인의 하나인 정보부족을 해결하는데 한계가 있었으며, 특히 경쟁기업 및 거래가능 기업 후보군에 대한 탐색정보는 입수하기 어려웠다. 본 연구를 통해 제안된 네트워크맵 및 보유 데이터 기반의 실시간 밸류체인 가시화 서비스모듈이 중견 중소기업이 당면한 신규시장 진출시 경쟁기업 대비 예상점유율, (예상)매출액 수준, 어느 기업을 컨택하여 유통망(원자재/부품에 대한 공급처, 완제품/모듈에 대한 수요처)을 확보할 지에 대한 핵심정보를 제공할 수 있을 것으로 기대된다. 향후 연구에서는 대체기업(또는 대체품목) 경쟁지표의 개발과 연구주체의 참여를 통한 경쟁요인별 지표의 고도화 연구, VCNS의 성능향상을 위한 데이터마이닝 기술 및 알고리즘을 추가 반영하도록 수행하고자 한다.

• 한국정보컨버전스학회논문지
• /
• 제1권1호
• /
• pp.41-46
• /
• 2008

웹 기술 기반의 콘텐츠 개발 및 운영으로 다른 환경에서의 콘텐츠 활용을 토대로 교육자원의 정보들을 통합 운영할 수 있는 관리 중심체인 e-learning 시스템의 중요성과 필요성이 대두되고 있으며, 교육용 어플리케이션은 현재 표준화되지 않은 개발 프로세스를 기반하여 개발하고 있는 실정이다. 따라서, 교육 콘텐츠의 재사용을 높이기 위해 국제적 학습 표준인 SCORM(Sharable Content object Reference Model)을 기반으로 하나의 플랫폼에 있어서 시스템 개발 중 다른 플랫폼으로의 재사용이 가능한 핵심자산을 이용하여 조립, 생산할 수 있는 방안으로 체계적인 교육자원을 개발하고 지원하기 위한 교수-학습지원 시스템 개발에 초점을 둔 연구가 요구된다. 따라서, 본 논문에서는 교육적 도메인으로 접근하여 MDA(Model Driven Architecture)상의 교수-학습지원 시스템을 정의한다. 또한 학습콘텐츠 표준 메타데이터를 이용하여 콘텐츠에 관한 분석 및 설계를 하고 MDA 자동화 툴을 이용한 핵심자산을 통해 실제 교수자가 필요로하는 콘텐츠를 제공할 수 있는 교수-학습지원 시스템을 개발하고자 한다.

• 한국산학기술학회논문지
• /
• 제10권1호
• /
• pp.96-103
• /
• 2009

본 논문은 HMm (High-speed Mobile Multimedia, 초고속 이동멀티미디어) 시스템의 서브시스템인 이동단말시스템 중 RC(Radio Control), SC(Session Control), MC(Mobility Control) 등의 계층 3(Layer 3, 이하 L3) 제어 프로토콜과 VOD, FTP, VoIP 등의 응용 서비스가 구현된 L3 이동단말 플랫폼의 연구 결과를 설명한다. 하드웨어 플랫폼은 PXA255 기반으로 다양한 인터페이스와 멀티미디어 장비들이 지원되도록 제작되었고, 자체적으로 개발된 크로스 툴체인으로 생성된 임베디드 리눅스가 설치되었으며, 이 위에 L3 제어 프로토콜과 응용 서비스가 탑재되었다. L3 이동단말 플랫폼은 HMm 시스템 테스트베드에서 호처리 뿐만 아니라 영상 지원 SIP 서비스, 웹브라우징 서비스, 스트리밍 서비스 등을 성공적으로 지원하였다. 이 플랫폼은 향후 멀티미디어 기능이 강화될 4세대 이동통신단말을 개발하는데 참고가 될 수 있을 것이다.

• 융합신호처리학회논문지
• /
• 제10권2호
• /
• pp.141-145
• /
• 2009

본 논문에서는 입력 동작에 대하여 상위수준 합성을 수행한 후, 합성결과를 SystemC 코드로 전환하는 C-to-SystemC 합성기를 설계 및 구현하였다. 구현된 합성기의 처리과정은 C 소스코드로 기술된 입력 동작을 list 스케줄링 알고리즘을 이용하여 스케줄링한 후, 스케줄링 결과에 left-edge 알고리즘을 이용하여 레지스터 할당을 수행한다. 레지스터 할당 정보를 이용하여 합성기는 채널 및 포트와 같은 SystemC 특성들로 표현된 SystemC 모듈의 코드를 최종적으로 생성한다. C-to-SystemC 합성기의 동작은 EWF(elliptic wave filter)의 합성결과인 SystemC 모듈의 코드를 시뮬레이션하여 검증한다. C-to-SystemC 합성기는 SystemC 설계방법론의 모델링단계부터 합성단계에 이르는 툴 체인의 한 부분으로 사용될 수 있으며, 생성된 SystemC 모듈은 C 모듈에 비해 재사용이 용이하고 다른 SystemC 모듈과 SystemC 채널을 통하여 별도의 추가처리 없이 통신할 수 있다.

• 전자공학회논문지
• /
• 제54권7호
• /
• pp.21-28
• /
• 2017

FPGA 배치 툴 연구는 학계에서도 단순한 가상 아키텍처 모델 가정에서 벗어나 상용 툴처럼 캐리체인이나 광폭함수 멀티플렉서, 메모리/승산기 블록 등의 성능 및 밀도를 향상시키는 소자들을 포함하는 현실적인 모델을 적용하기 시작하였다. 이 때 발생하는 실제적 이슈들을 다룬 사전 패킹, 다층 밀도 분석 등의 기법이 초기 분석적 배치 (Analytic Placement)에 적용되어 밀도를 분산시키면서 배선 길이를 효과적으로 최소화한 연구가 앞서 발표된 바 있다. 더 나아가 궁극적으로는 타이밍을 최적화해야하기 때문에 많은 연구에서는 타이밍 제약 조건을 만족시키기 위한 기법들이 제시되고 있다. 그러나 초기 배치 후 진행되는 배치 적법화 및 배치 개선에서 주로 적용될 뿐 분석적 배치에서 이러한 타이밍 기법을 적용한 사례는 거의 없다. 본 논문에서는 사전 패킹 및 다층 밀도 분석 등의 기법이 구현된 기존 분석적 배치에 타이밍 제약 조건 위반을 검출하고 이를 최소화하는 기법을 결합하는 방안을 소개한다. 먼저 정적 타이밍 검증기를 집적하여 배선 길이가 최소화된 기존 배치 결과의 타이밍을 검사해 보았으며 위반을 감소시키기 위해 신호 도착 시간 (Arrival Time)을 최소화하는 함수를 분석적 배치의 목적 함수에 추가하였다. 이 때 각 클록마다 주기가 다를 수 있기 때문에 각 클록별로 함수를 따로 계산해 합산하는 방안이 제안되었다. 또한, 위반이 없는 클록 도메인의 신호 경로들도 불필요하게 단축될 수 있기 때문에 음수 슬랙 (Negative Slack)을 계산하여 이를 최소화하는 함수를 추가로 제안하여 비교하였다. 영역 분할 기법 (Partitioning)을 기반으로 배선 길이를 최소화하는 기존 배치 적법화를 그대로 사용한 후 타이밍 검증을 통해 초기 분석적 배치 단계에서 타이밍 개선 효과를 분석하였다. 배치 적법화 시 추가적인 타이밍 최적화 기법이 사용되지 않았기 때문에 타이밍 개선이 있다면 이것은 전적으로 분석적 배치의 목적 함수개선에 의한 효과이다. 12개 실용예제에 대해 실험한 결과, 목적 함수에 도착 시간 함수가 적용되었을 때 그렇지 않았을 때보다 최악 음수 슬랙 (Worst Negative Slack)이 평균 약 15% 정도 감소되었으며 음수 슬랙 함수가 적용되었을 때 이보다 약 6%정도 추가로 더 감소됨을 확인하였다.