• 한국정보통신학회논문지
• /
• 제15권8호
• /
• pp.1727-1734
• /
• 2011

본 논문에서는 잉크젯 프린터의 고품질 인쇄 및 인쇄 속도 향상을 위하여 헤드 노즐로부터 분사된 잉크 액적의 위치 제어 정밀도를 향상할 수 있는 방법을 제안한다. 샤프트를 따라 이동하고 있는 캐리지에 탑재된 잉크젯 프린터 헤드의 노즐로부터 분사 신호에 동기되어 분사된 액적의 운동 방정식을 수립하고 이로부터 액적이 용지에 도달하는 궤적을 모델링하여 탄착지점을 예측함으로써 분사 액적을 원하는 지점에 정확하게 탄착시키도록 액적 분사 신호의 타이밍을 제어하는 방법을 제안한다. 캐리지의 위치 신호와의 단순 동기에 기반을 둔 기존의 분사 제어 방법에 비해 본 논문에서 제안하는 방법은 이동하는 캐리지의 속도를 고려하여 분사 타이밍을 보상하므로 캐리지의 속도 변동에 대해서도 보다 정확한 위치 제어가 가능하여 고품질 인쇄를 구현할 수 있을 뿐만 아니라 방향 전환을 위한 가감속 구간에서도 프린팅을 가능하게 하므로 동일한 인쇄 영역에 대해서 캐리지의 이동 경로가 짧아져 인쇄 속도를 향상시킬 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.341-344
• /
• 1999

본 논문에서는 DSP 기능을 내장한 32비트 RISC 마이크로프로세서를 위한 버스 제어기를 설계하였다. 연구의 초점은 버스 타이밍, 주소 멀티플렉싱, 리프레쉬, 버스 중재 등을 제어하는 버스제어기를 온칩화 하여 CPU로 하여금 외부 램과 추가적인 장치없이 직접 연결될 수 있도록 한 것이다. 버스 제어기가 관리하는 메모리의 종류는 SRAM, ROM, DRAM, EDO DRAM이며 고속 모드(Fast page mode, EDO page mode 및 RAS-down mode)기능을 지원하며 다양한 Wait를 넣을 수 있다. 주소 영역은 4가지(EMAO-EMA3)이며 내부적으로 7개 의 레지스터가 있고 이들을 이용하여 서로 연결된 세 개의 상태 머신으로 모든 램과의 타이밍을 제어함으로써 공유블록을 활용할 수 있었다. Verilog HDL의 기술하고 Synopsys로 합성한 후 타이밍 검증을 수행한 결과 최악조건에서 53.1㎒로 동작할 수 있었다. 그 후 0.6㎛ single poly triple metal process 공정으로 레이아웃 되었고 면적은 44㎜ × 1.21㎜ 이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 하계학술대회 논문집 B
• /
• pp.761-765
• /
• 1995

원자력발전소의 제어봉구동장치는 원자로의 압력경계 안에 설치되고 밀봉되므로 센서의 설치가 곤란하여 기존의 제어기는 개루프 형태의 제어기를 사용하고 있다. 본 논문에서는 기존 타이밍모듈의 문제점을 해결하기 위하여 제어봉구동장치 내부에 센서를 설치하지 않고도 제어봉구동장치의 작동 상황을 감시할 수 있는 방법을 개발하였다. 이 방법을 이용하여 제어봉 낙하방지, 정밀한 위치제어, 코일 수명연장의 특성이 있는 제어봉구동장치 타이밍 제어기를 폐루프 제어계통으로 설계하였다. 폐루프 제어개념에 의하여 개발된 알고리즘은 기존의 문제를 대부분 해결하였으며 계통의 성능 및 신뢰도가 향상되었다. 알고리즘 개발 및 시험 시, 여기서 설계한 실시간 제어봉구동장치 시뮬레이터를 사용하였고 현장에서 취득한 실제의 데이터와 함께 이 시뮬레이터를 이용하여 개발한 모든 알고리즘의 검증시험을 하였다. 검증결과 이 타이밍 제어기는 본래의 기능을 잘 수행하는 것으로 나타났다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (3)
• /
• pp.36-38
• /
• 1999

하드웨어의 제품 사양에는 제품의 특징, FBD(Functional Block Diagram), 핀의 기능 및 배열, 프로그래밍 모드 및 각 블록의 기능 등이 함께 제시된다. 이 때 다른 사양과는 달리 설계 초기 단계부터 설정되는 가장 개념적인 FBD는 마이크로프로세서의 경우 메모리 인터페이스, 레지스터 파일, 데이터패스, 예외처리기, 각종 제어기, 타이머 등으로 구성된다. FBD의 각 블록들은 여러 명의 설계자들에게 분할되고 이 중 마이크로프로세서 설계의 대부분의 시간을 소비하게 되는 각종 제어기의 설계는 여러 블록이 공동으로 제어 신호를 공유하게 된다. 이 신호에 의해 전체 시스템의 정확성(correctness)이 결정되므로 제어기예서 각 블록에 공급하는 제어 신호는 적절할 타이밍에 정확한 값을 가져야만 한다. 따라서 본 논문은 마이크로프로세서에서의 각 블록에 공급하는 제어 신호는 적절한 타이밍에 정확한 값을 가져야만 한다. 따라서 본 논문은 마이크로프로세서의 FBD를 모델링할 수 있는 시각도구를 제안함으로써 제어 신호에 따른 전체 블록의 유기적인 데이터 흐름을 한 눈에 파악할 수 있도록 한다. 이는 설계초기부터 각 블록들을 설계하는 설계자들간의 공통의 다이어그램인 FBD를 중심으로 설계를 해나감으로써 대화 오류를 감소시키고 제어신호 디버깅을 용이하게 하여 설계시간을 단축시키는 것을 목표로 한다.

• 인포메이션 디스플레이
• /
• 제3권3호
• /
• pp.3-12
• /
• 2002

FPD(Flat Panel Display; 평판 디스플레이) 시스템에서의 고속 인터페이스 기술은 적용 범주에 따라 호스트 모듈과 디스플레이 모듈간의 인터페이스와 타이밍 제어기와 구동 LSI 간의 인터페이스로 구분된다 현재까지 발표된 FPD용 인터페이스 기술에는 호스트 모듈과 디스플레이 모듈간의 인터페이스 기술로서 LVDS와 TMDS가 있으며, 타이밍 제어기와 구동 LSI 간의 인터페이스로서 RSDS, Mini-LVDS, CMADS, Whisper Bus 가 있다. 본 고에서는 이러한 기술들의 특징 및 장단점에 대해 논하고, 고속 인터페이스 기술의 향후 전망 및 과제를 제시한다.

• 한국통신학회논문지
• /
• 제38A권7호
• /
• pp.545-551
• /
• 2013

MQASK 수신기에서 수신 심볼의 타이밍 동기에 사용되는 타이밍 복원 루프 Timing Error Detector(TED) 와 입력신호의 표본화율을 제어하는 VCO또는 NCO 및 루프 필터로 구성된다. 여기서 수신신호의 심볼율과 수신기의 표본화율의 시간 축에서의 위상차를 검출하는 TED는 심볼율과 표본화율의 주파수차가 클 경우 정상동작을 하지 못하는 단점이 있다. 본 논문에서는 PLL의 주파수 검출기와 같은 역할을 타이밍 복원 루프에서 수행하여 타이밍 복원 입력 신호의 주파수 차가 매우 큰 경우에도 타이밍 복원을 가능하게 할 수 있는 심볼율 변별기(Symbol Rate Discriminator SRD) 와 이를 사용한 타이밍 복원루프 구조를 제안 하였으며 이를 통해 심볼율이 가변되는 신호에 대한 타이밍 동기 획득이 가능함을 모의실험을 통해 입증하였다.

• 한국인터넷방송통신학회논문지
• /
• 제15권6호
• /
• pp.71-77
• /
• 2015

다중 모터를 효과적으로 제어하기 위하여 신호 측정 및 제어 알고리즘 수행 관련 스케쥴링 방법을 제안하고 제어 성능을 검토한다. 차량 내 전자제어시스템과 연계되어 동작하는 다중 모터 제어기는 CAN(Controller Area Network) 통신을 통하여 위치/속도 지령 값을 전달 받고 각 모터에 대한 위치/속도 제어, 전류 제어 등을 수행한다. 하나의 마이크로컨트롤러를 이용하여 다수 대 모터를 효과적으로 제어하기 위하여 내부 자원과 알고리즘 수행에 대한 적절한 스케쥴링이 중요하다. ADC(Analog to Digital Converter) 타이밍과 제어 알고리즘 수행 타이밍을 다양하게 변화시키며 실제 실험을 통하여 다중 모터 제어기의 성능을 분석한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1999년도 춘계종합학술대회
• /
• pp.179-184
• /
• 1999

디지털 시스템을 설계하고 분석할 때, 번지버스와 데이터버스 및 각종 제어 신호들을 타이밍도로 표현하는 경우가 많다. 그러나 디지털 시스템의 동작이 타이밍도로 표현되는 경우, 그 표현이 복잡할 뿐 아니라 동작 분석이 용이하지 못하다. 본 연구에서는 시스템의 타이밍도를 확장된 마크흐름선도(EMFG; Extended Mark flow Graph)로 표현하는 방법을 제안하였다. 시스템의 동작이 EMFG로 표현되는 경우, 각종 신호들에 따라 변화하는 시스템의 상태가 도식적으로 표현되므로 시스템의 동작 분석이 용이해질 뿐 아니라 시스템의 설계에도 유용하게 이용 될 수 있다. 적용 예로 NEC사의 $\mu$PD70320 CPU의 메모리 읽기 사이클 및 MCM60256A의 메모리 동작을 EMFG로 표현하였다.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.12-21
• /
• 2004

오류제어는 많은 전자 시스템의 주요한 관심사이다. 시스템 동작에 영향을 미치는 대부분의 고장은 회로에서 발생하는 타이밍 위반의 결과로 나타나는 비정상적인 신호지연으로 인한 것이며, 이는 주로 과도고장에 의해 발생한다. 본 논문에서는 CMOS 회로의 동작 중에 타이밍 오류를 검출하는 회로를 설계하였다. 타이밍 오류 검출기는 클럭에 의해 제어되는 시스템의 준비시간 및 대기시간의 위반에 대한 오류를 검출할 수 있다. 설계한 회로는 데이터의 입력이 클럭 천이지점에서 변화할 때 과도전류를 측정하여 오류 검출기의 전류 감지회로에서 발생시킨 기준전류와 비교함으로써 오류의 발생 여부를 확인 할 수 있다. 이러한 방법은 클럭에 의해 동작하는 시스템의 준비시간 및 대기시간의 위반에 따른 오류를 효과적으로 검출할 수 있음을 보여준다. 이 회로는 2.5V 공급전압의 $0.25{\mu}m$ CMOS 기술을 이용하여 구현하였으며, HSPICE로 시뮬레이션하여 정당성 및 효율성을 검증하였다.

• 한국군사과학기술학회지
• /
• 제13권3호
• /
• pp.453-460
• /
• 2010

For high quality image acquisition, compensating air-vehicle motion is essential for airborne SAR system. This paper describes a timing control based motion compensation method for airborne SAR system. Efficient timing control is critical for SAR system since it maintains many timing signals and timing setting for the signals should be updated frequently. This paper proposes Timing Cluster method as an efficient means for timing control of SAR system. Moreover, this paper suggests a simple and efficient method to compensate air-vehicle motion based on the Timing Cluster method. Timing Cluster method enables SAR system to control the timing in a timing noncritical way just maintaining little amount of information.