• The Journal of Korean Academy of Sensory Integration
• /
• v.13 no.2
• /
• pp.63-73
• /
• 2015

Objective : To report the effects of a specific intervention, the Interactive Metronome$^{(R)}$ (IM), on timing, attention and motor function of a children with ADHD. Methods : The study is case reports about two boys with ADHD. One boy who is born 2008 is attending general elementary school as a first year student (case 1), and another boy who is born 2001 is attending general elementary school as a second year student (case 2). For each case subject, IM training was provided during 3 weeks, from January 2015 to Febrary 2015. Evaluations were performed pre- and post-intervention in order to exam timing, attention and motor skills. The measurements uses in this study are Long Form Assessment (LFA) for the timing, RehaCom screening module for the attention, and Bruininks-Oseretsky Test of Morot Proficiency, second version (BOT-2) for the motor function. Results : The timing function was improved in both cases since both showed reduced response time for all motor tasks of LFA. In terms of attention, case 1 showed improvement of visual attention division, neglect and response Inhibition, and case 2 showed improvement of sustained attention. Lastly, in the BOT-2, case 1 showed improved the percentile rank of short (from 42%ile to 96%ile), and case 2 also showed similar improvement (from 21%ile to 66%ile). Conclusion : This study provides positive evidence that the Interactive Metronome$^{(R)}$ training has positive power to facilitate several body functions such as timing, attention and motor control of children with ADHD, through two case studies.

• The Journal of Korean Academy of Sensory Integration
• /
• v.15 no.2
• /
• pp.35-45
• /
• 2017

Objective : The purpose of this study is to investigate the effect of modified Interactive Metronome (IM) program which is applicable to clinical practice based on the IM protocol on the behavioral symptoms, timing and motor function of children with Attention Deficit Hyperactivity Disorder (ADHD). Method : This study used one-group pretest-posttest research design. 13 ADHD children aged 7-12 years in Busan were participated in this study. The participants were underwent 24 sessions of 30 minutes intervention, 3 times a week. Evaluations were performed before- and after the intervention. Measurements used in this study were Korean-ADHD Rating Scale for behavior symptom, Long Form Assessment (LFA) for the timing, and second version of Bruininks-Oseretsky Test of Motor Proficiency (BOT-2) for the motor function. Results : There was a significant improvement in hyperactivity / impulsivity among the behavioral symptoms, and there was a statistically significant improvement in timing, hand coordination, and body coordination. Conclusion : Modified IM program for clinical application has significant effect on improving behavioral symptoms, timing and motor function of children with ADHD.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2016.06a
• /
• pp.297-299
• /
• 2016

본 논문에서는 ATSC 3.0 규격에서 정의되는 부트스트랩 신호를 이용한 수신기 동기 방식에 대해서 소개한다. ATSC 3.0 방송 신호의 프레임에 앞서서 전송되는 부트스트랩 신호는 시간영역에서 반복되는 구조를 가지므로 이를 이용하여 수신기에서 타이밍 및 주파수 동기를 획득할 수 있다. 본 논문에서는 부트스트랩 신호의 시간영역의 반복구조를 이용하여 수신기에서 타이밍 및 주파수 동기 획득 방법을 제시한다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2001.11a
• /
• pp.56-59
• /
• 2001

OFDM 시스템은 부반송파의 직교성을 이용하는 특징으로 인하여 신호치 시간동기 및 주파수동기가 맞지 않은 경우 수신신호를 정확히 복조하기가 거의 불가능하다. 보호구간(Guard Interval)은 신호의 데이터 구간 일부분을 복사하여 심볼의 앞에 추가하는 CP(Cyolic Prefix)방식을 사용하고 있으며, 채널에서 발생하는 ISI(InterSymbol Interference)를 흡수하는 중요한 역할을 한다. 본 논문에서는 시간동기에 사용되어지는 보호구간을 여러 부구간으로 나눈 후, 이를 이용하여 심볼 타이밍 동기를 추정하고자 한다. 제안된 방법은 기존의 방법에 비해 성능의 손실없이 많은 계산량을 줄이는 방법으로서 수신기의 구조를 단순화시킬 수 있다. 여러 채널 환경에서의 모의 실험을 통해 제안한 방법과 기존의 방법을 비교하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10c
• /
• pp.668-670
• /
• 1998

테크놀로지 매핑의 효율성은 매핑된 회로의 지연시간과 회로의 면적에 의해서 평가되어진다. 특히 순차회로에서는 레지스터 사이의 조합회로의 최대지연시간에 의해서 전체회로의 지연시간이 결정된다. 본 논문에서는 순차회로에 대한, 건설적인(Constructive) 단계와 반복적인(Iterative) 단계의 리타이밍 기술과 퍼지 논리에 의해 향상된 FPGA 매핑 알고리즘을 소개한다. 주어진 초기회로는 건설적인 방법에 의하여 FPGA회로로 초기매핑되어진후 반복적인 리타이밍에 의하여 매핑회로의 효율을 높이게된다. 초기회로에 주어진 여러 가지 기준들은 결정 함수(Decision Making)에 대한 퍼지 이론 법칙의 계층적인 구조에 의해 연결되어져 있다. 제안된 매퍼는 MCNC 밴치마커의 실험을 통해 지연시각과 면적에서 기존 매핑시스템의 성능을 능가함을 보여준다.

• Information Display
• /
• v.3 no.3
• /
• pp.3-12
• /
• 2002

FPD(Flat Panel Display; 평판 디스플레이) 시스템에서의 고속 인터페이스 기술은 적용 범주에 따라 호스트 모듈과 디스플레이 모듈간의 인터페이스와 타이밍 제어기와 구동 LSI 간의 인터페이스로 구분된다 현재까지 발표된 FPD용 인터페이스 기술에는 호스트 모듈과 디스플레이 모듈간의 인터페이스 기술로서 LVDS와 TMDS가 있으며, 타이밍 제어기와 구동 LSI 간의 인터페이스로서 RSDS, Mini-LVDS, CMADS, Whisper Bus 가 있다. 본 고에서는 이러한 기술들의 특징 및 장단점에 대해 논하고, 고속 인터페이스 기술의 향후 전망 및 과제를 제시한다.

• Proceedings of the KAIS Fall Conference
• /
• 2008.05a
• /
• pp.189-191
• /
• 2008

본 논문에서는 스캔 체인의 레이아웃 거리를 고려한 효율적인 Test Wrapper 설계 방식을 제안한다. SoC내의 스캔체인들을 테스트 하기 위해서는 외부 TAM line에 각 스캔체인들을 할당해야 한다. IP 내에 존재하는 스캔체인들은 스캔체인간 레이아웃 거리를 갖게 되며 이 거리가 클럭주기를 넘어가는 경우 체인의 타이밍 위반(Timing violation)이 발생될 수 있다. 본 논문에서는 타이밍 위반이 발생하지 않도록 체인간 거리를 고려하여 스캔체인을 할당하는 새로운 test wrapper 설계 방식을 제안하였다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2004.05a
• /
• pp.679-683
• /
• 2004

흔히 애니메이션은 캐릭터의 표정이 얼굴에만 나타난다고 생각한다. 하지만 캐릭터의 몸도 얼굴만큼이나 풍부하게 감정을 표현할 수 있다. 이에 따라 본 논문에는 캐릭터 움직임에 따른 동작이 어떻게 변화되고, 생동감 있게 움직일 것인가에 대해 알아보고자 한다. 애니메이션의 기본 동작원리에는 스쿼시, 스트레치, 동작의 속도와 타이밍, 관성, 선행동작, 포물선 따라 움직이기, 인비트위닝 등 많은 것이 있다. 이들 기본동작들은 모두 애니메이션 성공에 크게 영향을 끼친다. 애니메이션에서 캐릭터의 연기는 보는 사람들로 하여금 필요한 동작을 통하여 어떤 표현을 전달할 수 있도록 올바른 타이밍을 가져야한다. 본 논문은 애니메이션 동작을 표현하기 위해 각각의 이미지들의 표현방법에서 감성위주의 느낌들을 어떻게 보여줘야 할 것인가에 대해 다양한 표현들로 나타내었다.

• KOREAN POULTRY JOURNAL
• /
• s.107
• /
• pp.97-101
• /
• 1978

• Journal of the Korean Institute of Telematics and Electronics C
• /
• v.36C no.8
• /
• pp.1-9
• /
• 1999

Timing-level circuit analyses are used to obtain fast and accurate results, and the analysis of gate and interconnect delay is necessary to validate the correctness of circuit design. This paper proposes an efficient algorithm which simultaneously calculates the gate delay and the transition time of linearized voltage source for subsequent interconnect delay calculation. The notion of effective capacitance is used to calculate the gate delay and the transition time of linearized voltage source which considers the on-resistance of driving gate. The procedure for obtaining the gate delay and the transition time of linearized voltage source has been developed through an iterative operation using the precharacterized data of gates. While previous methods require extra information for the transition time calculation of linearized voltage sources, our method uses the derived data during the gate delay calculation process, which does not require any change in the precharacterization process.