• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.37A no.12
• /
• pp.1140-1144
• /
• 2012

In this paper, we propose a timing offset estimation scheme for initial ranging of IEEE 802.16e systems. The conventional scheme estimates the timing offset by using the cross-correlation between the local and received signals only. On the other hand, this paper proposes a timing offset estimation scheme with additional cross-correlations accumulated on the conventional cross-correlation. The additional cross-correlations are obtained by using the ranging signal with a repetitive structure. Numerical results show that the proposed scheme provides the better timing offset estimation performance compared with that of the conventional scheme.

• The Transactions of the Korea Information Processing Society
• /
• v.6 no.6
• /
• pp.1635-1645
• /
• 1999

In this paper, an intelligent resynthesis technique for timing optimization at the architecture-level has been studied. The proposed technique can remedy the problem which may occur in combinational timing optimization techniques applied to circuits which have the hierarchical subblock structure at the architectural-level. The approach first tries to maintain the original hierarchical subblock while minimizing the longest delay of whole circuit. This paper tries to find a new approach to timing optimization for circuits which have hierarchical structure at architectural-level, and has verified its effectiveness experimentally. We claim its usefulness from the fact that most designers design the circuits hierarchically due to the increase of design complexity.

• The Transactions of the Korea Information Processing Society
• /
• v.7 no.1
• /
• pp.215-223
• /
• 2000

The advancements in technology which have lead to higher and higher levels of integration have required advancements in the methods used in designing VLSI chip. A key to enable a complicated chip design is the use of hierarchy in the design process. Hierarchy organizes the function of a large number of transistors ito a particular, easy-to-manage function. For these reasons, hierarchy has been used in the design process of digital functions for many years. However, there exists differences in a design analysis phase, especially in timing analysis, due to multiple views for the same design. In timing analysis of the hierarchical design, every path is analyzed within partitioned modules independently and the global timing analysis is applied to the whole design considering each module as a single timing component. Therefore, timing results of the hierarchical design could not be same as those of non-hierarchical flat design. In this paper, we formulate the timing problem in the hierarchical design and analyze the possible source of timing differences. We define a new terminology of "consistent result" between different views for the same design. We also propose a new partitioning algorithm to obtain the consistent results. This algorithm helps to enhance the design cycle time.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.12
• /
• pp.31-36
• /
• 2007

This paper presents a novel statistical characterization for accurate timing analysis in Partially-Depleted Silicon-On-Insulator (PD-SOI) circuits in BSIMSOI3.2 100nm technology. The proposed timing estimate algorithm is implemented in Matlab, Hspice, and C, and it is applied to ISCAS85 benchmarks. The results show that the error is within 5% compared with Monte Carlo simulation results.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2010.07a
• /
• pp.185-187
• /
• 2010

최근 3D HDTV에 대한 연구가 활발히 이루어지고 있다. 우리나라에서도 3D HDTV 표준을 제정하기 위한 준비가 이루어지고 있으며, 이와 같은 흐름에 맞추어 기존의 ATSC 전송 방식을 확장한 전송 방식이 연구되고 있다. 확장된 ATSC 전송 방식은 지상파 3D HDTV 방송을 목표로 하고, 프레임 구조를 중국의 지상파 방송 표준인 DMB-T와 유사하게 PN 시퀀스와 데이터로 이루어진 방식으로 이용하고자 한다. 연구되고 있는 확장된 전송방식은 기존의 ATSC 시스템의 VSB 변조방식을 기반으로 한다. 프레임 구조는 PN 시퀀스와 데이터 심볼의 구조를 가지며 이 PN을 이용하여 심볼 타이밍 오차를 복구한다. PN을 이용하기 위해 수신 단에서는 가장먼저 프레임 동기를 이루어야 하므로, 본 논문에서는 확장된 ATSC 전송 시스템 방식에 적용 가능한 프레임 동기와 심볼 타이밍 복구에 관한 방식을 제안하였다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2006.11a
• /
• pp.171-174
• /
• 2006

OFDM(orthogonal frequency division modulation)은 주파수 선택적인 페이딩 환경에서 높은 전송율과 빠른 속도를 가지는 효율적인 전송 기법이다. 그러나 OFDM 심볼이 시작되는 지점을 정확히 찾지 못하면 시간 영역에서 위상회전으로 인해 수신 데이터의 BER(bit error rate)이 높아질 수 있다. QPSK(quadrature phase shift king)변조를 이용한 OFDM 시스템에선 정수배의 샘플 옵셋만 아니라 소수배의 샘플 옵셋까지 보상하여 동기를 획득해야 한다. QPSK 심볼 복조 시 소수배의 샘플 옵셋이 잔존할 경우 시스템의 수신 성능은 떨어지기 때문이다. 본 논문에서는 QPSK변조를 이용한 OFDM 시스템에서 소수배의 샘플 옵셋이 존재할 경우 동기를 획득하는 방법에 대해 제안한다. 본 논문에서 제안된 심볼 타이밍 동기 방법은 수신된 트레이닝 심볼의 상관관계를 이용하여 0.5 샘플 이전과 이후의 충격응답을 각각 구하여 이들을 차를 이용하여 동기를 획득한다. 제안한 심볼 타이밍 동기 기법의 성능은 멀티패스의 모델화 채널을 적용한 모의실험을 통하여 검증하였다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2005.11a
• /
• pp.109-112
• /
• 2005

ATSC 지상파 DTV 시스템에서 심볼 타이밍 동기 성능 개선을 위한 알고리즘을 제안한다. 일반적으로 심볼 타이밍 동기를 위해 사용되는 가드너 방법은 다중 경로 페이딩 환경에서 성능이 좋지만 지터에 의해 성능 열화가 발생한다. 지터량는 루프 필터 대역폭이 작을수록 작아지지만, 수렴속도는 느려지게 된다. 수렴속도는 빠르면서 수렴 후 지터량를 감소시키기 위해 일정시간마다 루프필터의 출력 값을 평균하고 이 평균값을 이용하여 옵셋량을 추정한 후 추정된 옵셋의 변화율에 따라 루프 필터의 대역폭을 줄여 지터의 크기를 줄이는 알고리즘을 제안한다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.31 no.3A
• /
• pp.232-239
• /
• 2006

In this paper, we analyze the preamble model for Wireless PAN(WPAN) in proposed Ultra WideBand(UWB) Multi-Band OFDM(MB-OFDM) system of IEEE 802.15.3a standard. Besides, we propose effective Carrier Frequency Offset and Symbol Timing Offset Estimation algorithm which offers enhanced performance, and analyze its performance using Detection Probability, False Alarm Probability, Missing Probability, Mean Acquisition Time and MSE(Mean Square Error) through simulation in AWGN and UWB channel environments.

• Journal of Intelligence and Information Systems
• /
• v.3 no.2
• /
• pp.57-70
• /
• 1997

주식 시장을 예측하는 문제는 금융 분야에서 중요한 관심이 되어왔다. 주식 시세는 시장 환경의 변화에 따라 급격한 변화를 갖는다. 따라서 주식 투자로부터 이윤을 창출하기 위해서 주식을 사고 파는 시점을 결정하는 문제는 중요하다. 본 연구에서는 주시 매매 타이밍을 예측하기 위해서 캔들스틱 차트(Candlesticks chart)분석을 이용한 전문가 시스템(Expert System)으로서 '차트 해석기 (Chart Interpreter)'를 설계, 개발하였다. 주식 가격의 변동을 예고하는 패턴들을 정의하고 그 패턴들의 의미에 따라 매미결정을 첨가한 규칙을 생성하였다. 정의된 패턴들은 의미에 따라 크게 하락형, 상승형, 중립형, 추세지속형, 추세 전환형으로 분류된다. 정의된 패턴과 지식베이스의 유용성을 검증하기 위해서 수행된 1992년부터 1997년에 걸친 과거 한국 주식 시장 실거래 투자 데이터에 대한 실험결과는 평균 투자 성공률이 약 72%로서 주식시장에서 투자자들의 투자를 돕는데 우수한 지표로서 사용될 수 있음을 보였다. 또한, 개발된 지식베이스는 특정 연도나 특정 분야에 따라 예측력이 크게 변하지 않은 시간 독립적이고 분야 독립적인 특성을 가짐으로 분야나 시간에 구애받지 않고 사용할 수 있다는 장점을 갖는다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2020.07a
• /
• pp.579-581
• /
• 2020

최근 DOCSIS 3.1 시스템에서 주파수 이용효율향상을 위해 상향과 하향 신호를 동일대역으로 동시전송하는 DOCSIS3.1 FDX 시스템이 연구되고 있다. 동일대역을 사용할 경우 DOCSIS 3.1 FDX시스템의 하향 송신신호는 높은 전력을 가진 신호로 feedback되어 상향송신기로부터 전송된 낮은 전력의 상향 수신신호와 결합하여 상향수신기에 수신되어진다. 이러한 결합신호는 상향신호와 하향신호간의 심볼타이밍 옵셋이 정확하게 일치하지 않으면 상향신호 성능을 열화시키는 원인이 된다. 본 논문에서는 이러한 문제를 해결하기 위해 주파수영역에서 DOCSIS 3.1 FDX시스템의 상하향신호간 심볼 타이밍 옵셋으로 인한 성능 열화 개선 알고리즘을 제시하고 모의실험을 통해 성능열화를 개선할 수 있음을 보인다.