• 한국통신학회논문지
• /
• 제28권9A호
• /
• pp.663-668
• /
• 2003

고속 네트워킹 기술 발전과 더불어 대용량의 데이터 처리는 컴퓨터의 CPU 사이클을 많이 소모하므로 컴퓨터의 성능을 저하시킨다. 따라서 고속의 네트워크 환경에서 컴퓨터 성능을 향상시키기 위해서는 데이터 처리로 소모되는 컴퓨터의 CPU 사이클을 최대한 억제해야 한다. 이러한 방법 중의 하나가 점보그램과 점보프레임 같은 패킷 길이가 긴 점보패킷을 사용하는 것이다. 그러나 점보패킷이 전달 지연에 민감한 VoIP 패킷들과 동시에 처리되는 경우 이 들 서비스에 질적인 저하를 가져올 수 있다. 뿐만 아니라, 심각한 패킷 손실이 발생된다. 본 고에서는 점보패킷을 수용하는 경우에도 기존의 일반 패킷 전단 지연 및 손실을 거의 동일하게 유지시킬 수 있는 스케쥴링 방법을 제안한다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제2권4호
• /
• pp.143-150
• /
• 2013

2007년 개정 교육과정에서 컴퓨터 교육은 컴퓨터 과학의 원리와 개념을 배울 수 있는 내용을 강화하였다. 따라서 정보 교과서는 빠르게 발전하고 있는 컴퓨터 과학의 최신 흐름을 정확하고 일관되게 반영할 필요가 있다. 하지만 현재 중학교 정보 교과서에 제시된 중앙 처리 장치의 구성 요소에 대한 내용은 교과서마다 차이를 보여 정확성과 일관성이 결여되어 있다. 본 연구는 컴퓨터 구조 및 동작의 역사적, 기술적 접근을 통해 교과서 내용의 오류를 파악하고 개선 방안을 제시하였다. 연구 결과, 현재 컴퓨터 시스템의 중앙처리장치는 데이터패스와 제어 장치로 구성되었다고 기술하는 것이 바람직하다. 데이터패스는 명령어의 수행에 따라 데이터의 연산 또는 데이터를 일시적으로 저장하는 기능을 수행하며 메모리, 레지스터, 연산 장치, 가산기 등으로 구성된다. 제어 장치는 명령어의 수행에 따라 데이터패스, 주기억 장치, 입출력 장치 등의 동작유형을 결정한다. 하지만 어려운 전문 용어의 사용이 인지 발달 수준이 낮은 학습자의 학습을 저해할 수 있기 때문에 본 연구에서는 데이터패스와 제어 장치 대신 '연산부'와 '제어부'라는 표현을 사용할 것을 제안한다.

• 한국컴퓨터그래픽스학회논문지
• /
• 제24권2호
• /
• pp.11-20
• /
• 2018

우리는 유체의 얇은 막을 명시적으로 표현하고 보존할 수 있는 CPU-GPU 이기종 컴퓨팅 기반의 유체 시뮬레이션 기법을 소개한다. 본 논문에서 가장 큰 기여는 얇은 유체표면에서 쪼개지거나 밀도가 높은 지점에서 붕괴되어 유체표면에 나타나는 Hole을 방지하는 입자 기반 프레임워크를 GPU를 활용한다는 것이다. 유체표면을 추적하는 기존의 방법과는 달리, 제안된 프레임워크는 CPU-GPU 프레임워크상에서 수치적 확산이나 꼬임문제 없이 안정적으로 토폴로지 변화를 처리할 수 있다. 얇은 표면의 특징은 이방성 커널(Anisotropic kernel)과 주성분 분석(Principal component analysis; PCA)을 GPU상에서 수행하여 유체의 방향성을 빠르게 찾고, 새로운 유체입자의 위치를 결정하기 위해 계산하는, 후보위치 추출 과정의 효율성을 CPU-GPU 이기종 컴퓨팅 기술 기반으로 빠르게 계산한다. 제안된 알고리즘은 직관적으로 구현되며, 병렬화가 쉽고 시각적으로 디테일한 액체의 얇은 표면을 빠르게 애니메이션 할 수 있다.

• 한국차세대컴퓨팅학회논문지
• /
• 제15권2호
• /
• pp.39-49
• /
• 2019

컴퓨팅 성능을 향상시키기 위해 다양한 구조적 설계 기법들이 제안되고 있는데 그중에서도 CPU-GPU 융합형 이종 멀티코어 프로세서가 많은 관심을 받고 있다. CPU-GPU 융합형 이종 멀티코어 프로세서는 단일 칩에 CPU와 GPU를 집적하기 때문에 일반적으로 CPU와 GPU가 Last Level Cache(LLC)를 공유하게 된다. LLC 공유는 CPU와 GPU 코어 사이에 심각한 캐쉬 경합이 발생하는 경우 각각의 코어 활용도가 저하되는 문제를 가지고 있다. 본 논문에서는 CPU와 GPU 사이의 캐쉬 경합 문제를 해결하기 위해 단일 LLC를 CPU와 GPU 각각의 공간으로 분할하고, 분할된 공간의 크기 변화가 전체 시스템 성능에 미치는 영향을 분석하고자 한다. 모의실험 결과에 따르면, CPU는 사용하는 LLC 크기가 커질수록 성능이 최대 21%까지 향상되지만 GPU는 사용하는 LLC 크기가 커져도 큰 성능변화를 보이지 않는다. 즉, GPU는 LLC 크기가 감소하더라도 CPU에 비하여 성능이 적게 하락함을 알 수 있다. GPU에서의 LLC 크기 감소에 의한 성능하락이 CPU에서의 LLC 크기 증가에 따른 성능향상보다 훨씬 작기 때문에 실험결과를 기반으로 각각의 코어에 LLC를 분할하여 할당한다면 전체적인 이종 멀티코어 프로세서의 성능을 향상시킬 수 있을 것으로 기대된다. 또한, 이러한 분석을 통해 향후 각 코어의 성능을 최대한 높일 수 있는 메모리 관리기법을 개발한다면 이종 멀티코어 프로세서의 성능을 크게 향상시킬 수 있을 것이다.

• 설비공학논문집
• /
• 제23권1호
• /
• pp.1-7
• /
• 2011

The performance of louver-finned flat-tube and fin and tube radiators for computer CPU liquid cooling was experimentally investigated. In this study, 7 samples of radiators with different shape and pass number (1, 2, 10) were tested in a wind tunnel. The experiments were conducted under the different air velocity ranged from 1 to 4 m/s. The water flow rate through a pass was 1.2 LPM. Inlet temperatures of air and water were $20^{\circ}C$ and $30^{\circ}C$ respectively. It was found that the best performance was observed in the louver-finned flat-tube sample considering pressure drop and heat transfer coefficient.

• 한국콘텐츠학회논문지
• /
• 제13권6호
• /
• pp.48-54
• /
• 2013

최근 영화나 CF등에 사용되는 컴퓨터 그래픽스(Computer Graphics, 이하 CG)분야의 유체 시뮬레이션에서는 CPU와 GPU를 혼합하여 사용하는 기술들이 소개되고 있다. 본 논문에서는 유체 시뮬레이션 수행을 위한 투영 단계에서 멀티쓰레드를 이용하여 기존의 CPU와 GPU 간의 작업을 순차적으로 수행하던 방식을 개선하여 CPU와 GPU 간의 작업을 병렬처리 방법을 제시하였다. 제시된 방법을 통해 많은 계산량을 필요로 하는 유체시뮬레이션의 효율성을 높일 수 있었다.

• International Journal of Computer Science & Network Security
• /
• 제21권1호
• /
• pp.19-26
• /
• 2021

CPU is considered the main and most important resource in the computer system. The CPU scheduling is defined as a procedure that determines which process will enter the CPU to be executed, and another process will be waiting for its turn to be performed. CPU management scheduling algorithms are the major service in the operating systems that fulfill the maximum utilization of the CPU. This article aims to review the studies on the CPU scheduling algorithms towards comparing which is the best algorithm. After we conducted a review of the Round Robin, Shortest Job First, First Come First Served, and Priority algorithms, we found that several researchers have suggested various ways to improve CPU optimization criteria through different algorithms to improve the waiting time, response time, and turnaround time but there is no algorithm is better in all criteria.

• 컴퓨터교육학회논문지
• /
• 제16권3호
• /
• pp.99-105
• /
• 2013

ASIC설계에서 FPGA를 이용한 에뮬레이션은 설계 검증을 위한 필수 단계이다. ASIC으로 설계된 모델을 가능한 최대 동작주파수로 에뮬레이션하기 위해서는 FPGA의 특성을 이해해야 한다. 본 논문은 FPGA의 주요 제조사인 Xilinx와 Altera의 여러 디바이스에 다양한 가산기와 MIPS CPU를 포팅하여, 디자인 복잡도에 따른 현대 FPGA의 특성을 연구하였다. 실험 결과, 일반적인 통념과는 다르게 1-bit 가산기를 기반으로 디자인한 RCA는 FPGA 내부의 carry-chain을 활용하지 못했고, 그 결과 다른 타입의 가산기보다 낮은 성능을 보였다. 또한, 본 연구를 통해 Xilinx와 Altera 제조사 별 FPGA 특성에 확연한 차이가 있음을 확인하였다. 즉, 동작속도에 최적화하여 설계된 Prefix 가산기를 Xilinx 디바이스에 포팅했을 때 저조한 동작주파수를 보였으나, Altera 디바이스에서는 IP Core와 비슷한 성능을 보였다. 이는 Altera 디바이스에서는 FPGA의 면적만 허락한다면 ASIC에 최적화된 설계를 그대로 사용하여도 에뮬레이션 성능에 영향을 미치지 않음을 시사한다. MIPS CPU를 통한 실험은 이를 뒷받침한다.

• 정보보호학회논문지
• /
• 제22권3호
• /
• pp.495-504
• /
• 2012

본 논문에서는 국제 표준 블록 암호 알고리즘인 HIGHT를 CPU 및 GPU 상에서 소프트웨어로 고속화 구현하기 위한 다양한 방법을 시도한다. 먼저 CPU 상에서는 32비트 및 64비트 운영체제를 고려하고 비트 슬라이싱 및 바이트 슬라이싱 기법을 적용한다. 이들 최적화 기법의 적용 결과, Intel core i7 920 CPU 상에서 64비트 운영체제를 이용할 경우 최대 1.48Gbps의 속도를 보여 슬라이싱이 적용되지 않은 기존 구현에 비해 최대 2.4배 빠른 성능을 확인할 수 있었다. 한편 GPU 상에서는 NVIDIA의 CUDA 라이브러리를 활용하였으며, 서브키 및 F 함수를 위한 룩업 테이블 등과 같이 자주 사용되는 데이터를 공유 메모리에 저장하여 사용하고, 전역 메모리에서 데이터를 읽어올 때는 통합 접근(coalesced access) 기법을 사용하는 등 최적화 기법들을 적용해 구현하였다. 특히 본 논문은 GPU 상에서 HIGHT를 최적화한 최초의 결과로, GPU 상에서도 바이트 슬라이싱 기법을 적용할 경우 단순 구현 결과보다 20% 이상 빠른 성능을 확인할 수 있었으며, CPU에 비해서는 약 31배 빠른 결과를 얻을 수 있었다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2000년도 추계학술발표논문집
• /
• pp.575-579
• /
• 2000

유전자 알고리즘을 구현하기 위해서 전용 원칩 컴퓨터를 설계하였다. 유전자 알고리즘의 전용 원칩 컴퓨터는 16Bit CPU CORE와 유전자 알고리즘의 하드웨어로 구성되어 있다. 구현된 전용 원칩 컴퓨터는 기존이 하드웨어 GAP와 달리 메인 컴퓨터에 독립적으로 동작되며 멀티미디어 통신에 사용되는 비트 동기용 하드웨어를 생성시켜본 결과 효과적임을 알 수 있었다.